文献
J-GLOBAL ID:200902000053014749
整理番号:83A0191127
CMOS回路の最適化
CMOS circuit optimization.
著者 (1件):
KANUMA A
(Toshiba Corp., Kawasaki)
資料名:
Solid-State Electronics
(Solid-State Electronics)
巻:
26
号:
1
ページ:
47-58
発行年:
1983年01月
JST資料番号:
H0225A
ISSN:
0038-1101
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)