文献
J-GLOBAL ID:200902002095378140
整理番号:88A0152222
チップレイアウト変数を関数としたCMOSラッチ・アップのパラメトリック公式
Parametric formulation of CMOS latch-up as a function of chip layout parameters.
著者 (2件):
LOHIA R
(Rockwell International, CA, USA)
,
ALI A
(Rockwell International, CA, USA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
23
号:
1
ページ:
245-250
発行年:
1988年02月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)