文献

J-GLOBAL ID：200902192852145852   整理番号：95A0123300

回路分割を用いた電子回路シミュレーションの並列処理手法

Parallel Processing Scheme of Electronic Circuit Simulation Using Circuit Tearing.

著者 (5件)： 前川仁孝 (早稲田大 理工) ,  高井峰生 (早稲田大 理工) ,  伊藤泰樹 (早稲田大 理工) ,  西川健 (早稲田大 理工) ,  笠原博徳 (早稲田大 理工)
資料名： 電気学会情報処理研究会資料  (電気学会研究会資料)
巻： IP-94  号： 37-47  ページ： 69-78  発行年： 1994年12月20日 
JST資料番号： Z0968A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 回路分割を行い,分割した回路をプロセッサクラスタに割り当てる...

シソーラス用語： 電子回路 ,...
準シソーラス用語： 虫くい行列

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=95A0123300&from=J-GLOBAL&jstjournalNo=Z0968A") }}

分類 (1件)： 回路理論一般  (NA02010M)

タイトルに関連する用語 (4件)： 回路分割 ,  電子回路シミュレーション ,  並列処理 ,  手法