文献

J-GLOBAL ID：200902213599502209   整理番号：09A0113795

情報家電用マルチコア上におけるマルチメディア処理のコンパイラによる並列化

Parallelization of Multimedia Applications by Compiler on Multicores for Consumer Electronics

著者 (6件)： 宮本孝道 (早稲田大) ,  浅香沙織 (早稲田大) ,  見神広紀 (早稲田大) ,  間瀬正啓 (早稲田大) ,  木村啓二 (早稲田大) ,  笠原博徳 (早稲田大)
資料名： 情報処理学会シンポジウム論文集  (情報処理学会ワークショップ論文集)
巻： 2008  号： 5  ページ： 403-410  発行年： 2008年06月04日 
JST資料番号： Y0978B  ISSN： 1344-0640  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 半導体集積度向上に伴う消費電力の増大,プロセッサ動作クロック周波数向上の鈍化,ハードウェア・ソフトウェア開発期間の増大といった問題に対処すべく,一つのチップ上に複数のプロセッサコアを集積するマルチコアプロセッサが注目を集めている。また,携帯電話,デジタルTV,ゲーム機等の情報家電機器ではコーデック,グラフィックス等のマルチメディア処理の高速化が非常に重要となっている。本論文ではMPEG2エンコード・デコード,MP3エンコード,JPEG2000エンコードのマルチメディア処理をOSCAR並列化コンパイラにより,新規開発したAPIを用いて並列化し,VLIWコアを4基集積の富士通FR1000マルチコア及びルネサステクノロジ,日立製作所,早稲田大学共同開発SH-4Aコアを4基集積のRP1マルチコア上での並列性能評価を行った。FR1000マルチコアでは4プロセッサ時に1プロセッサ時に比べ上記4アプリケーションの平均で3.27倍,RP1マルチコアでは4プロセッサ時に1プロセッサ時に比べ上記4アプリケーションの平均で3.31倍という並列処理性能が得られた。(著者抄録)

シソーラス用語： *マイクロプロセッサ ,  並列化 ,  *コンパイラ ,  マルチメディア ,  *マルチプロセッサシステム ,  MPEG ,  符号器 ,  復号器 ,  音声圧縮 ,  インタフェイス ,  計算機アーキテクチャ ,  性能評価 ,  高速化 ,  VLIWアーキテクチャ ,  *マルチコアプロセッサ ,  アプリケーションプログラミングインタフェイス
準シソーラス用語： API【計算機】 ,  MP3 ,  *チップマルチプロセッサ

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  半導体集積回路  (NC03162T) ,  言語プロセッサ  (JD03040F)

タイトルに関連する用語 (5件)： 情報家電 ,  マルチコア ,  マルチメディア ,  コンパイラ ,  並列化