文献

J-GLOBAL ID：200902214736822999   整理番号：06A0059665

マルチコアプロセッサ上でのデータローカライゼーション

Data Localization on a Multicore Processor

著者 (9件)： 中野啓史 (早稲田大 理工) ,  浅野尚一郎 (早稲田大 理工) ,  内藤陽介 (早稲田大 理工) ,  仁藤拓実 (早稲田大 理工) ,  田川友博 (早稲田大 理工) ,  宮本孝道 (早稲田大 理工) ,  小高剛 (東芝) ,  木村啓二 (早稲田大 理工) ,  笠原博徳 (早稲田大 理工)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 2005  号： 120(ARC-165)  ページ： 51-56  発行年： 2005年11月30日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 半導体集積度向上に伴う消費電力の増大,プロセッサ実質速度向上...

シソーラス用語： *マルチコンピュータシステム ,...
準シソーラス用語： メモリウォール ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0059665&from=J-GLOBAL&jstjournalNo=Z0031B") }}

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  半導体集積回路  (NC03162T) ,  記憶方式  (JC02040V)

引用文献 (21件)：

• SUGA, A. Introducing the FR 500 embedded microprocessor. IEEE MICRO. 2000, 20, 21-27
• ARM : ARM11 MPCore Processor Technical Reference Manual. 2005
• PHAM, D. The Design and Implementation of a First-Generation CELL Processor. 2005
• SINHAROY, B. POWER5 system microarchitecture. IBM journal of research and development. 2005, 49
• KONGETIRA, P. Niagara : a 32-way multithreaded Sparc processor. IEEE MICRO. 2005, 25, 21-29

タイトルに関連する用語 (2件)： マルチコアプロセッサ ,  ローカライゼーション