文献

J-GLOBAL ID：200902225919227064   整理番号：06A0629791

OSCARマルチコア上でのローカルメモリ管理手法

Local Memory Management on OSCAR Multicore

著者 (10件)： 中野啓史 (早稲田大 理工) ,  仁藤拓実 (日立) ,  丸山貴紀 (松下電器産業) ,  中川正洋 (早稲田大 理工) ,  鈴木裕貴 (NTTデータ) ,  内藤陽介 (野村総研) ,  宮本孝道 (早稲田大 理工) ,  和田康孝 (早稲田大 理工) ,  木村啓二 (早稲田大 理工) ,  笠原博徳 (早稲田大 理工)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 2006  号： 88(ARC-169)  ページ： 163-168  発行年： 2006年07月31日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 半導体集積度向上に伴う消費電力の増大,プロセッサ実質速度向上...

シソーラス用語： *マルチプロセッサシステム ,...
準シソーラス用語： MP3 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0629791&from=J-GLOBAL&jstjournalNo=Z0031B") }}

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  言語プロセッサ  (JD03040F)

引用文献 (18件)：

• SUGA, A. Introducing the FR 200 embedded microprocessor. IEEE MICRO. 2000, 20, 21-27
• ARM. ARM11 MPCore Processor Technical Reference Manual. 2005
• PHAM, D. The Design and Implementation of a First-Generation CELL Processor. 2005
• SINHAROY, B. POWER5 system microarchitecture. IBM journal of research and development. 2005, 49
• KONGETIRA, P. Niagara : a 32-way multithreaded Spare processor. IEEE MICRO. 2005, 25, 21-29

タイトルに関連する用語 (3件)： マルチコア ,  メモリ管理 ,  手法