文献

J-GLOBAL ID：200902245485486091   整理番号：09A0176963

メディアアプリケーションを用いた並列化コンパイラ協調型ヘテロジニアスマルチコアアーキテクチャのシミュレーション評価

Performance Evaluation of Parallelizing Compiler Cooperated Heterogeneous Multicore Architecture Using Media Applications

著者 (8件)： 神山輝壮 (早稲田大 理工学術院 基幹理工) ,  和田康孝 (早稲田大 理工学術院 基幹理工) ,  林明宏 (早稲田大 理工学術院 基幹理工) ,  間瀬正啓 (早稲田大 理工学術院 基幹理工) ,  中野啓史 (早稲田大 理工学術院 基幹理工) ,  渡辺岳志 (早稲田大 理工学術院 基幹理工) ,  木村啓二 (早稲田大 理工学術院 基幹理工) ,  笠原博徳 (早稲田大 理工学術院 基幹理工)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 2009  号： 1(ARC-181 EMB-11)  ページ： 63-68  発行年： 2009年01月06日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,汎用プロセッサコアに加え複数のアクセラレータを1チップ上に集積したヘテロジニアスマルチコアアーキテクチャと,それに協調する自動並列化コンパイラの性能について述べる。コンパイラによる並列性の抽出を考慮して記述されたマルチメディアアプリケーションを用いて,汎用CPUコアを2基,FE-GAを想定したアクセラレータコアを2基搭載したヘテロジニアスマルチコアアーキテクチャ構成で評価したところ,MP3エンコーダでは1つの汎用CPUコアに対して9.82倍,JPEG2000エンコーダでは14.64倍の速度向上率が得られた。(著者抄録)

シソーラス用語： *ヘテロコンピュータシステム ,  *コンパイラ ,  *LSI【IC】 ,  半導体チップ ,  並列処理 ,  マルチメディア ,  *専用プロセッサ ,  マルチプロセッサシステム ,  音声圧縮 ,  符号器 ,  高速化 ,  *マルチコアアーキテクチャ
準シソーラス用語： MP3 ,  *並列化コンパイラ

分類 (4件)： ディジタル計算機方式一般  (JC02010O) ,  言語プロセッサ  (JD03040F) ,  半導体集積回路  (NC03162T) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (5件)： アプリケーション ,  並列化コンパイラ ,  協調 ,  シミュレーション ,  評価