文献

J-GLOBAL ID：200902263381473905   整理番号：08A0611347

階層グルーピング対応バリア同期機構の評価

An Evaluation of Barrier Synchronization Mechanism Considering Hierarchical Processor Grouping

著者 (10件)： 山田海斗 (早稲田大 理工学術院) ,  山田海斗 (日立) ,  間瀬正啓 (早稲田大 理工学術院) ,  白子準 (早稲田大 理工学術院) ,  木村啓二 (早稲田大 理工学術院) ,  伊藤雅之 (ルネサス テクノロジ) ,  服部俊洋 (ルネサス テクノロジ) ,  水野弘之 (日立) ,  内山邦男 (日立) ,  笠原博徳 (早稲田大 理工学術院)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 2008  号： 39(ARC-178)  ページ： 19-24  発行年： 2008年05月06日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： マルチコアプロセッサに搭載されつつある多数のコアを効率よく利用するため,ループやサブルーチンの内部の並列性を階層的に解析しタスクの定義を行い,プログラム全域の並列性を利用する階層的粗粒度タスク並列処理が提案されOSCARコンパイラに実装されている。階層的粗粒度タスク並列処理では,複数のプロセッサをソフトウェアにより階層的にグルーピングし,これらのグルーピングされたプロセッサ群に対して階層的に定義された粗粒度タスクを割り当てる。この階層的粗粒度タスク並列処理を効率よくサポートする,軽量かつスケーラブルな階層グルーピング対応バリア同期機構を開発し,NEDOリアルタイム情報家電用マルチコアプロジェクトにより開発したSH4Aプロセッサ8コア搭載の情報家電用マルチコアRP2に実装した。本稿では,この階層グルーピング対応バリア同期機構を提案すると共にRP2上で評価を行った結果について述べる。8コアを使用したAACエンコーダによる評価の結果,ソフトウェアのみによるバリア同期に対し16%の性能向上を得ることができた。(著者抄録)

シソーラス用語： *マルチプロセッサシステム ,  並列処理 ,  スケーラビリティ【計算機】 ,  同期 ,  実時間処理 ,  実装設計 ,  情報家電 ,  *性能評価 ,  符号器 ,  改良 ,  *マルチコアプロセッサ
準シソーラス用語： バリア同期 ,  性能向上

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (4件)： 階層 ,  グルーピング ,  バリア同期 ,  評価