マルチコアプロセッサ上での粗粒度タスク並列処理のためのコンパイラによるローカルメモリ管理手法

中野啓史; 桃園拓; 間瀬正啓; 木村啓二; 笠原博徳

文献

J-GLOBAL ID：200902290500599235 整理番号：09A1230250

マルチコアプロセッサ上での粗粒度タスク並列処理のためのコンパイラによるローカルメモリ管理手法

Local Memory Management Scheme by a Compiler on a Multicore Processor for Coarse Grain Task Parallel Processing

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=09A1230250&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=09A1230250&from=J-GLOBAL&jstjournalNo=L7379A") }}

著者 (5件)： , , , ,
資料名：
巻： 2009 号： 1 ページ： KONPYUTINGUSHISUTEMU,VOL.2,NO.2,63-74 発行年： 2009年11月15日
JST資料番号： L7379A ISSN： 1882-7772 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：日本語 (JA)

リアルタイム性および高性能,低電力が要求される情報家電機器では,オフチップ共有メモリに加え,小容量高速なローカルメモリを搭載したマルチコアプロセッサが開発されている。しかしながら,プログラマが手動でローカルメモリ容量を考慮しつつローカリティの最適化を行うことはきわめて困難であり,プログラム開発期間の短縮のためにはコンパイラによる自動最適化が必要となる。そこで,本論文では,容量制約のあるローカルメモリを有効に利用するための並列化コンパイル手法を提案する。提案手法ではまず,粗粒度タスク並列処理によりループやサブルーチン間の並列性を抽出する。続いてループ整合分割により,ローカルメモリサイズを考慮した粗粒度タスク分割を行う。従来のデータローカライゼーション手法は,分割されたデータを固定的にローカルメモリに割り当てていた。提案手法では,タスク分割後,データの定義あるいは参照時刻に基づくローカルメモリの割当てと解放を行い,より柔軟なローカルメモリ管理を実現する。オーディオ圧縮に用いられるAACエンコーダを用いた性能評価の結果,固定的な割当てを行う従来のデータローカライゼーション手法と比較し,SH4Aを4コア集積したRP1マルチコア上で,約2.6倍,8コア集積したRP2マルチコア上で,約2.5倍の速度向上がそれぞれ得られた。(著者抄録)

, , , , , , , , , ,

ディジタル計算機方式一般 , 言語プロセッサ , オペレーティングシステム

引用文献 (20件)：

Pham, D., Asano, S., Bolliger, M., Day, M., Hofstee, H., Johns, C., Kahle, J., Kameyama, A., Keaty, J., Masubuchi, Y., et al.: The design and implementation of a first-generation CELL processor, Solid-State Circuits Conference, 2005, Digest of Technical Papers, ISSCC, 2005 IEEE International, pp. 184-185, 592(2005).
Yoshida, Y., Kamei, T., Hayase, K., Shibahara, S., Nishii, O., Hattori, T., Hasegawa, A., Takada, M., Irie, N., Uchiyama, K., et al.: A 4320MIPS Four-Processor Core SMP/AMP with Individually Managed Clock Frequency for Low Power Consumption, Solid-State Circuits Conference, 2007, ISSCC 2007, Digest of Technical Papers, IEEE International, pp. 100-101, 590(2007).
Ito, M., Hattori, T., Yoshida, Y., Hayase, K., Hayashi, T., Nishii, O., Yasu, Y., Hasegawa, A., Takada, M., Mizuno, H., Uchiyama, K., Odaka, T., Shirako, J., Mase, M., Kimura, K. and Kasahara, H.: An 8640 MIPS SoC with Independent Power-Off Control of 8 CPUs and 8 RAMs by An Automatic Parallelizing Compiler, Solid-State Circuits Conference, 2008, ISSCC 2008, Digest of Technical Papers, IEEE International, pp. 90-91, 598(2008).
Kandemir, M., Kadayif, I., Choudhary, A., Ramanujam, J. and Kolcu, I.: Compiler-directed scratch pad memory optimization for embedded multiprocessors, IEEE Trans. Very Large Scale Integration (VLSI) Systems, Vol.12, No.3, pp. 281-287(2004).
Issenin, I., Brockmeyer, E., Durinck, B. and Dutt, N.: Multiprocessor system-onchip data reuse analysis for exploring customized memory hierarchies, DAC ’06: Proc.43rd annual conference on Design automation, New York, NY, USA, pp. 49-52, ACM (2006).

, , , , , ,

前のページに戻る