特許
J-GLOBAL ID：200903042210167048
デジタルPWM制御装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-321388
公開番号（公開出願番号）：特開平9-163759
出願日： 1995年12月11日
公開日（公表日）： 1997年06月20日
要約：
【要約】【課題】 デジタル方式にてIGBTベース駆動を行うPWM制御装置において、温度ドリフトがなく、外付け素子の不要で可変可能なデッドタイム補償を行い、かつ三相正弦波データのうち2相から残りの1相を生成する三相生成回路によりマイコン負荷を低減し、波形ROMの容量を節約する。【解決手段】 デジタル方式にて動作するデッドタイム補償回路を、マイコンからのタイミングパルスにて一定時間動作してその後リセット状態となることで、本装置の基準信号を生成するタイミング発生回路のタイミングに同期させ、また三相生成は三相正弦波データの和は常にゼロであることを利用して、加算器と反転回路により構成される三相生成回路で算出される。
請求項（抜粋）：
システムリセットとイネーブルとタイミングパルスとを入力として、かつシステムクロックに同期してタイミングを出力するタイミング発生回路と、前記タイミング発生回路からのタイミングとシステムクロックに従って三角波データを発生する三角波発生回路と、位相0度の正弦波データと前記正弦波データより±120度シフトした正弦波データとからなる三相正弦波データを、外部からのラッチ信号で入力する外部インタフェース回路と、前記三角波発生回路の出力する三角波データと、前記外部インタフェース回路を介して得られた三相正弦波データとを、前記タイミング発生回路からのタイミングと、システムクロックとに従って大小比較する比較回路と、前記比較回路の出力を、前記タイミング発生回路からのタイミングとシステムクロックとに従ってタイミング補償するデッドタイム補償回路とを備えることを特徴とするデジタルPWM制御装置。
IPC (2件)：
FI (3件)：
H02M 7/537 C
, H02M 7/48 H
, H02M 7/48 F
