特許
J-GLOBAL ID：200903045273849130
マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (3件)：
後藤 政喜
, 松田 嘉夫
, 藤井 正弘
公報種別：公開公報
出願番号（国際出願番号）：特願2005-114842
公開番号（公開出願番号）：特開2006-293768
出願日： 2005年04月12日
公開日（公表日）： 2006年10月26日
要約：
【課題】マルチプロセッサシステムにおいて処理性能を落とさずに消費電力を低減し、また、実時間処理を要求するプログラムを実行するに際しても、時間制約を遵守しつつ、電力を低減することを目的とする。【解決手段】マルチプロセッサシステムにおいて、コンパイラにより処理対象となる入力プログラムから自動的に並列性を持つタスクを抽出し、各プロセッサユニットの特性に合わせて当該タスクを配置することで当該プロセッサユニットを効率よく動かすスケジューリングを行い、さらには当該プロセッサユニットの処理量を見積もることで動作周波数や電源電圧を最適化するコードを生成する。【選択図】図20
請求項（抜粋）：
単一または複数種類のプロセッサユニットを複数個有するマルチプロセッサシステムであって、
前記プロセッサシステムは、
前記プロセッサユニットに複数のクロック周波数の内の一つを動作クロックとして供給するクロック供給部と、
前記プロセッサユニットに複数の電圧の内の一つを動作電圧として供給する電力供給部と、
前記各プロセッサユニットに供給する動作クロックと動作電圧を設定するシステム制御レジスタと、
を備え、
前記プロセッサユニットのうちのいずれか一つが、並列処理のスケジューリングに基づいて各プロセッサユニットに供給する動作クロックと動作電圧を前記システム制御レジスタに設定することを特徴とするマルチプロセッサシステム。
IPC (4件)：
G06F 1/04
, G06F 12/06
, G06F 9/45
, G06F 1/32
G06F1/04 301C
, G06F12/06 515H
, G06F9/44 322F
, G06F1/00 332Z
5B011EA01
, 5B011LL02
, 5B060KA02
, 5B060KA05
, 5B060MM15
, 5B079BA01
, 5B079BC01
, 5B081CC32
, 5B081CC41
出願人引用 (5件)
全件表示
審査官引用 (11件)
全件表示
引用文献：
前のページに戻る
