特許
J-GLOBAL ID：200903068584083165

マルチプロセッサ及びマルチプロセッサシステム

発明者：
笠原 博徳

笠原 博徳 について

, 
木村 啓二

木村 啓二 について


出願人/特許権者：
学校法人早稲田大学

学校法人早稲田大学 について


代理人 (2件)： 後藤 政喜 ,  藤井 正弘
公報種別：公開公報
出願番号（国際出願番号）：特願2008-090853
公開番号（公開出願番号）：特開2008-181558
出願日： 2008年03月31日
公開日（公表日）： 2008年08月07日
要約：
【課題】並列処理用のマルチプロセッサにおいて、価格性能比を改善し、高まりつつある半導体集積度にスケーラブルな性能向上を達成する。【解決手段】CPU20と、該CPUに接続しているネットワークインタフェース32と、該CPUと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ24と、該CPUに直接接続しているデータ転送コントローラ30とを含んでなる複数のプロセッシングエレメント16と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ28とを含んでなるシングルチップマルチプロセッサ。【選択図】図1
請求項（抜粋）：
CPUと、前記CPUに接続されているネットワークインタフェースと、スタティックスケジューリング時に転送されるデータを格納する第1メモリと、を備える複数のプロセッシングエレメントと、 前記各プロセッシングエレメントに接続され、前記各プロセッシングエレメントによって共有される集中共有メモリと、を備えるマルチプロセッサであって、 前記マルチプロセッサで実行されるコンパイラ又はユーザプログラムの指示によって前記第1メモリへデータが転送されることを特徴とするマルチプロセッサ。
IPC (2件)：
G06F 15/17 ,  G06F 9/45
FI (2件)：
G06F15/17 635A ,  G06F9/44 322F
Fターム (10件)：
5B045BB11 ,  5B045BB28 ,  5B045BB29 ,  5B045BB30 ,  5B045DD01 ,  5B045DD12 ,  5B045GG11 ,  5B045KK08 ,  5B081CC29 ,  5B081CC32
引用特許：
審査官引用 (9件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM