特許

J-GLOBAL ID：200903081680105907

割り込み検出回路

発明者： 小林 克海 ,  中山 幹夫
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-233852
公開番号（公開出願番号）：特開平7-093166
出願日： 1993年09月20日
公開日（公表日）： 1995年04月07日
要約：

【要約】【目的】 割り込み検出回路に関し、CPUが要因の変化を確実に知ることができる割り込み検出回路を提供することを目的とする。【構成】 割り込み要因を示すデータから割り込みを検出した時、および再起動命令を入力した時、割り込み信号を発生しCPUに対して送出する割り込み発生部200 と、該割り込み信号により、該割り込み要因を示すデータを格納するレジスタ部300 と、該割り込みを通知された該CPUが出力する読み出し命令を入力して、該レジスタに格納した割り込み要因を示すデータを出力し、さらに該CPUが出力する読み出し比較命令を入力することにより、その時点で該レジスタ部に格納されているデータとその時の割り込み要因を示すデータとを比較して、両者が不一致のときには該再起動命令を出力する状態比較部130 とで構成する。

請求項（抜粋）：

割り込み要因を示すデータから割り込みを検出した時、および再起動命令を入力した時、割り込み信号を発生しCPUに対して送出する割り込み発生部(200)と、該割り込み信号により、該割り込み要因を示すデータを格納するレジスタ部(300)と、該割り込みを通知された該CPUが出力する読み出し命令を入力して、該レジスタに格納した割り込み要因を示すデータを出力し、さらに該CPUが出力する読み出し比較命令を入力することにより、その時点で該レジスタ部に格納されているデータとその時の割り込み要因を示すデータとを比較して、両者が不一致のときには該再起動命令を出力する状態比較部(130) とを有することを特徴とする割り込み検出回路。