特許
J-GLOBAL ID：200903088941254659
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-056218
公開番号（公開出願番号）：特開平8-255493
出願日： 1995年03月15日
公開日（公表日）： 1996年10月01日
要約：
【要約】【目的】 チップサイズを殆ど増加させることなく、消去用高電圧の充電所要時間の短い、つまり高速かつ信頼性の高い消去動作を実現すること。【構成】 半導体基板にメモリセルが配列形成されたメモリセルアレイと、メモリセルに対し電源電圧Vcc(5V)より高い書込み・消去電圧Vpp(20V)を印加するVpp電圧発生回路31と、メモリセルに対し書込みビット線電圧VmBL (8V)を印加するVmBL 電圧発生回路32と、メモリセルに対し書込みワード線電圧VmWL(10V) を印加するVmWL 電圧発生回路33を備えたEEPROMにおいて、Vpp電圧発生回路31とVmBL 電圧発生回路32の間にスイッチQd1を、Vpp電圧発生回路31とVmWL 電圧発生回路33の間にスイッチQd2を設け、消去時の高電圧Vppを発生する際にスイッチQd1,Qd2をオンし、Vpp電圧発生回路31の出力ノードにVmBL ,VmWL 電圧発生回路32,33の各出力ノードを接続する。
請求項（抜粋）：
半導体基板にメモリセルが配列形成されたメモリセルアレイと、前記メモリセルに対し電源電圧より高くかつ相互に異なる電圧を印加するための複数の電圧発生回路と、これらの電圧発生回路の各出力ノードを接続するためのスイッチ回路とを具備してなることを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 309 D
, H01L 27/10 434
