特許

J-GLOBAL ID：200903089642245046

電子回路シュミレータ

発明者： 笠原 博徳 ,  間中 邦之
出願人/特許権者： 学校法人 早稲田大学
代理人 (1件)： 奥山 尚一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-055562
公開番号（公開出願番号）：特開2001-243272
出願日： 2000年03月01日
公開日（公表日）： 2001年09月07日
要約：

【要約】【課題】 本発明は、電子回路シミュレーションの過渡解析において、適用可能回路の限定や、スパース行列の求解における並列化処理の困難性を解決し、高速化を実現することにある。【解決手段】 本発明では、配列間接アクセスを用いずループフリーコードを生成することにより、WS(WorkStation)やPC(PersonalComputer)などの単一プロセッサシステム上で、回路シミュレーションをSPICE3f.4より数十倍以上高速に行なうことを可能とした。さらに本手法を回路分割を用いて、主記憶共有型マルチプロセッサ(SMP)アーキテクチャ用の標準APIであるOpenMPにより粗粒度並列処理する手法を提案する。

請求項（抜粋）：

配列間接アクセスを用いないループフリーコードを生成することを特徴とする電子回路シュミレータ。

IPC (4件)：

G06F 17/50 662 ,  G06F 17/50 664 ,  G01R 31/28 ,  G06F 19/00 110

FI (4件)：

G06F 17/50 662 G ,  G06F 17/50 664 L ,  G06F 19/00 110 ,  G01R 31/28 F

Fターム (12件)：

2G032AC08 ,  5B046AA08 ,  5B046BA03 ,  5B046CA04 ,  5B046JA04 ,  5B049AA04 ,  5B049EE04 ,  5B049EE42 ,  9A001BB05 ,  9A001GG03 ,  9A001HH32 ,  9A001LL08

引用文献：

審査官引用 (2件)

• 並列処理の電力系統解析への応用
• 回路分割を用いた電子回路シミュレーションの並列処理手法