特許
J-GLOBAL ID:200903097966765053
高次パス設定方法及び高次パス削除方法及び高次パス共有方法及び、高次パス設定プログラム及び高次パス削除プログラム及び高次パス共有プログラム及び高次パス設定プログラムを格納した記憶媒体及び高次パス削除プログラムを格納した記憶媒体及び高次パス共有プログラムを格納した記憶媒体
発明者:
出願人/特許権者:
代理人 (1件):
伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願2002-033106
公開番号(公開出願番号):特開2003-234772
出願日: 2002年02月08日
公開日(公表日): 2003年08月22日
要約:
【要約】【課題】 低次パスの設定状況に合わせた高次パス設定区間を動的に最適化し、さらに、利用率の低い物理高次パスの設定を防止する。【解決手段】 低次パスと物理高次パスの仲介状態として、仮想高次パスを設定し、仮想高次パスと物理高次パスの相互変換を行うことにより、低次パスと高次パスとの間の収容替えを行う。
請求項(抜粋):
低次パスと該低次パスを単数もしくは複数収容した高次パスを定義する多階層ノード装置における、高次パス設定方法において、物理的に固定帯域を割り当てられた物理高次パスと、該物理高次パス内部に論理的に帯域を割り当てられた仮想高次パスが定義されているとき、該高次パスを設定する際に、単数もしくは、複数の低次パスを収容する仮想高次パスを設定する仮想高次パス設定ステップと、前記仮想高次パスを物理高次パスに変換する変換ステップと、からなることを特徴とする高次パス設定方法。
IPC (3件):
H04L 12/56 200
, H04L 12/56 100
, H04J 3/00
FI (3件):
H04L 12/56 200 Z
, H04L 12/56 100 Z
, H04J 3/00 X
Fターム (12件):
5K028AA11
, 5K028BB08
, 5K028CC05
, 5K028KK01
, 5K028KK03
, 5K028KK05
, 5K028LL02
, 5K030HA08
, 5K030HB25
, 5K030HC20
, 5K030LA17
, 5K030MB09
前のページに戻る