文献

J-GLOBAL ID：201002282926837824   整理番号：10A0204693

H.264/AVCエンコーダのマルチコアプロセッサにおける階層的並列処理

Hierarchical Parallel Processing of H.264/AVC Encoder on an Multicore Processor

著者 (4件)： 見神広紀 (早稲田大 基幹理工) ,  宮本孝道 (早稲田大 基幹理工) ,  木村啓二 (早稲田大 基幹理工) ,  笠原博徳 (早稲田大 基幹理工)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 109  号： 405(ICD2009 106-113)  ページ： 121-126  発行年： 2010年01月21日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿ではビデオコーデックであるH.264/AVCエンコーダの高速化手法としてフレームおよびマクロブロックでの階層的な並列処理を提案する。H.264/AVCエンコーダの一実装であるx264上にマクロブロックでの並列処理機能を実装し,64コアのマルチコアシステム上での処理性能の評価を行った。その結果,2コア集積のマルチコアであるIntel Itanium2(Montvale)を32基搭載した64コア構成のccNUMAサーバであるSGI Altix450において,フレームでの並列処理のみの場合が6.3倍であったのに対しフレームおよびマクロブロックの2階層で行った場合は10.6倍の性能向上が得られた。(著者抄録)

シソーラス用語： 画像圧縮 ,  *画像符号化 ,  動画像 ,  マイクロプロセッサ ,  *マルチプロセッサシステム ,  階層構造 ,  *並列処理 ,  画像 ,  性能評価 ,  実時間処理 ,  国際規格 ,  H.264
準シソーラス用語： マクロブロック

分類 (3件)： 図形・画像処理一般  (JE04010I) ,  符号理論  (ND02030R) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (3件)： エンコーダ ,  マルチコアプロセッサ ,  並列処理