文献

J-GLOBAL ID：201002292298114392   整理番号：10A1156291

情報家電用ヘテロジニアスマルチコアRP-Xにおけるコンパイラ低消費電力制御性能

Performance of Power Reduction Scheme by a Compiler on Heterogeneous Multicore for Consumer Electronics “RP-X”

著者 (13件)： 和田康孝 (早稲田大 理工学術院) ,  林明宏 (早稲田大 理工学術院) ,  渡辺岳志 (早稲田大 理工学術院) ,  関口威 (早稲田大 理工学術院) ,  間瀬正啓 (早稲田大 理工学術院) ,  白子準 (早稲田大 理工学術院) ,  木村啓二 (早稲田大 理工学術院) ,  伊藤雅之 (ルネサスエレクトロニクス) ,  長谷川淳 (ルネサスエレクトロニクス) ,  佐藤真琴 (日立) ,  野尻徹 (日立) ,  内山邦男 (日立) ,  笠原博徳 (早稲田大 理工学術院)
資料名： 情報処理学会研究報告(CD-ROM)
巻： 2010  号： 3  ページ： ROMBUNNO.ARC-190,NO.8  発行年： 2010年10月15日 
JST資料番号： Z0031C  ISSN： 2186-2583  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,情報家電用ヘテロジニアスマルチコアRP-X上で,コンパイラによる低消費電力制御を適用した結果について述べる。RP-XはNEDOの“情報家電用ヘテロジニアス・マルチコア技術の研究開発”プロジェクトにおいて開発された情報家電用のヘテロジニアスマルチコアであり,汎用CPUコアとしてSH-4Aコアを8基,アクセラレータコアとして多目的DRPコアFE-GA4基と画像処理用コアMX2 2基,さらにメディア用コアVPU5を搭載する。また,周波数制御・電圧制御等の低消費電力化のための機構を持つ。OSCARコンパイラによって実現される低消費電力制御手法をRP-Xの低消費電力機構に適用し,リアルタイム処理時の消費電力削減効果の評価を行った。その結果,SH-4A8コアとFE-GA4コアを用いた場合,制御を適用しない場合と比較して,オプティカルフロー演算において約70[%],AACエンコーダにおいて約80[%]の電力削減を得ることができた。(著者抄録)

シソーラス用語： *ヘテロコンピュータシステム ,  マイクロプロセッサ ,  マルチプロセッサシステム ,  *コンパイラ ,  並列化 ,  *情報家電 ,  システムインタフェイス ,  消費電力 ,  実時間処理 ,  *オプティカルフロー ,  *符号器 ,  *マルチコアプロセッサ ,  *省エネルギー技術 ,  アプリケーションプログラミングインタフェイス ,  *節約
準シソーラス用語： *省エネルギー ,  API【計算機】 ,  低消費電力 ,  *並列化コンパイラ

分類 (6件)： ディジタル計算機方式一般  (JC02010O) ,  言語プロセッサ  (JD03040F) ,  家庭電器  (NA06000D) ,  エネルギー消費・省エネルギー  (LD01000B) ,  図形・画像処理一般  (JE04010I) ,  符号理論  (ND02030R)

タイトルに関連する用語 (4件)： 情報家電 ,  RP ,  コンパイラ ,  低消費電力