文献

J-GLOBAL ID：201002296378180944   整理番号：10A1156303

プログラム構造に着目したメニーコアアーキテクチャシミュレータの高速化手法

An Acceleration Technique of Many Core Architecture Simulator Considering Program Structure

著者 (5件)： 石塚亮 (早稲田大 基幹理工) ,  大友俊也 (早稲田大 基幹理工) ,  大胡亮太 (早稲田大 基幹理工) ,  木村啓二 (早稲田大 基幹理工) ,  笠原博徳 (早稲田大 基幹理工)
資料名： 情報処理学会研究報告(CD-ROM)
巻： 2010  号： 3  ページ： ROMBUNNO.ARC-190,NO.20  発行年： 2010年10月15日 
JST資料番号： Z0031C  ISSN： 2186-2583  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿ではキャッシュやパイプラインまでシミュレーションする詳細シミュレーションと命令実行のみの高速な機能シミュレーションの両方を用いたシミュレーション精度切り替えによるメニーコアシミュレータの高速化手法を提案する。本手法はメニーコアシミュレータ上で並列化プログラムを実行することを前提としており,このプログラムの一部のみを詳細シミュレーションを行うことにより高速化を図る。このとき,詳細シミュレーションを行うサンプリング部分をプログラム構造から判断し,その分量を統計的手法により決定する。本手法をSPEC95のTOMCATV,SWIMで及びルネサステクノロジ(当時)提供のAACエンコーダプログラムを用いて評価したところ,64コアを想定したシミュレーションで,TOMCATVで3%以下の誤差,SWIMで6%以下の誤差,AACエンコーダで5%以下の誤差の実行サイクル数を1/90~1/8のサンプリング実行で得ることができた。(著者抄録)

シソーラス用語： *マルチプロセッサシステム ,  計算機アーキテクチャ ,  シミュレータ ,  *プログラム構造 ,  キャッシュメモリ ,  パイプライン処理 ,  計算機プログラム ,  プログラム実行 ,  *性能評価 ,  計算機シミュレーション ,  *標本抽出 ,  符号器 ,  誤差 ,  *メニーコア・プロセッサ ,  並列プログラム ,  計算機利用 ,  利用
準シソーラス用語： *サンプリング【統計】

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  計算機システム開発  (JD02010R) ,  システム・制御理論一般  (IA02010H)

タイトルに関連する用語 (4件)： プログラム構造 ,  着目 ,  高速化 ,  手法