特許
J-GLOBAL ID：201103031019473917
PLL回路
発明者：
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平7-118186
公開番号（公開出願番号）：特開平8-316832
特許番号：特許第3079943号
出願日： 1995年05月17日
公開日（公表日）： 1996年11月29日
請求項（抜粋）：
【請求項1】安定した所定の基準周波数を発生する基準周波数回路と、分周周波数と基準周波数を入力して位相誤差を出力する位相比較回路と、前記位相比較回路の出力に応じた誤差電圧を出力するチャージポンプ回路と、前記チャージポンプ回路の出力する誤差電圧の高周波成分を濾波して制御電圧を出力する低域通過フィルタ回路と、前記低域通過フィルタ回路の出力する制御電圧に応じて出力周波数を可変できる電圧制御発振回路と、前記電圧制御発振回路の出力周波数を分周して分周周波数を出力するカウンタと、前記電圧制御発振回路の出力周波数を分周する分周回路と、前記分周回路の生成するタイミングと前記位相比較回路の出力する位相誤差によりロック状態を検出するロック検出回路と、前記基準周波数回路のカウントタイミングと前記ロック検出回路のリセットタイミングで動作するカウンタ回路1と、前記ロック検出回路の出力論理を反転させるインバータと、前記基準周波数回路のカウントタイミングと前記インバータのリセットタイミングで動作するカウンタ回路2と、前記カウンタ回路1の出力と、前記カウンタ回路2の出力を入力とするSRラッチとを具備したPLL回路。
IPC (2件)：
H03L 7/095
, H03K 19/0175
H03L 7/08 B
, H03K 19/00 101 N
