特許
J-GLOBAL ID：201103048676001375
プロセッサによって実行可能なコードの生成方法、記憶領域の管理方法及びコード生成プログラム
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
後藤 政喜
, 藤井 正弘
, 飯田 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2009-285586
公開番号（公開出願番号）：特開2011-128803
出願日： 2009年12月16日
公開日（公表日）： 2011年06月30日
要約：
【課題】ソフトウェアによる簡単なコヒーレンシ制御を提供する。【解決手段】マルチプロセッサシステムに備わるプロセッサによって実行可能なコードを、コンパイラによって生成する方法であって、プロセッサによって実行されるプログラムを解析し、前記プログラムに含まれる各タスクの実行に必要なデータを解析し、前記解析の結果に基づいて、前記プログラムを前記各タスクに分割した場合に、前記分割されたタスクによって使用されるデータの境界がメモリの管理単位と整合するか否かを判定し、前記タスクによって使用されるデータの境界がメモリの管理単位と整合しないと判定された場合、データが前記キャッシュメモリに一時的に格納されないノンキャッシャブル領域を用いて、当該境界を含む管理単位に格納されたデータを演算するコードを生成することを特徴とするコードの生成方法。【選択図】図19
請求項（抜粋）：
マルチプロセッサシステムに備わるプロセッサによって実行可能なコードを、コンパイラによって生成する方法であって、
前記マルチプロセッサシステムは、複数のプロセッシングエレメントと、前記各プロセッシングエレメントからアクセス可能な主記憶装置とを備え、
前記各プロセッシングエレメントは、演算処理をするプロセッサと、前記プロセッサによって使用されるデータが一時的に格納されるキャッシュメモリとを備え、
前記プロセッシングエレメントが前記主記憶装置から読み込んだデータは、前記キャッシュメモリに一時的に格納され、
前記プロセッシングエレメントによる使用が終了したデータは、前記キャッシュメモリから前記主記憶装置に書き戻され、
前記主記憶装置と前記キャッシュメモリとの間では、前記キャッシュメモリの管理単位に従ってデータが転送され、
前記方法は、
前記プロセッサによって実行されるプログラムを解析し、
前記プログラムに含まれる各タスクの実行に必要なデータを解析し、
前記解析の結果に基づいて、前記各タスクを分割した場合、前記分割されたタスクによって使用されるデータの境界がメモリの管理単位と整合するか否かを判定し、
前記タスクによって使用されるデータの境界がメモリの管理単位と整合しないと判定された場合、当該境界を含む管理単位に格納されるべきデータが前記キャッシュメモリに一時的に格納されないノンキャッシャブル領域を設けるコードと、当該境界を含む管理単位に格納された演算結果を前記ノンキャッシャブル領域に格納するコードとを生成することを特徴とするコードの生成方法。
IPC (2件)：
FI (5件)：
G06F9/44 322H
, G06F12/08 531B
, G06F12/08 531F
, G06F12/08 551C
, G06F12/08 517B
5B005JJ22
, 5B005KK14
, 5B005MM04
, 5B005NN25
, 5B081CC00
