文献

J-GLOBAL ID：201302273710218537   整理番号：13A0491947

コンパイラと協調したシミュレーション精度切り換え可能なマルチコアアーキテクチャシミュレータ

A Parallelizing Compiler Cooperative Multicore Architecture Simulator with Changeover Mechanism of Simulation Modes

著者 (4件)： 田口学豊 (早稲田大) ,  阿部洋一 (早稲田大) ,  木村啓二 (早稲田大) ,  笠原博徳 (早稲田大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 425(ICD2012 123-126)  ページ： 65-71  発行年： 2013年01月24日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,コンパイラと協調してシミュレーション精度を相互に切り替えることができるマルチコアアーキテクチャシミュレータによってシミュレーション速度を高速化する枠組みを提案する。本提案では,コンパイラを介して,対象プログラムにおける詳細シミュレーションを行うサンプリング量の決定や,並列化プログラムに対する精度切り換えコードの自動生成を行う。本手法をSPEC CPU2000のEQUAKEに適用したところ,誤差1.6パーセント以内で50倍~500倍の高速化が可能であることを示した。(著者抄録)

シソーラス用語： *コンパイラ ,  シミュレーション ,  *計算機アーキテクチャ ,  マイクロプロセッサ ,  *マルチプロセッサシステム ,  *シミュレータ ,  *高速化 ,  並列化 ,  コード生成 ,  標本抽出 ,  マルチコアアーキテクチャ

分類 (1件)： ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (6件)： コンパイラ ,  協調 ,  シミュレーション ,  切り換え ,  マルチコアアーキテクチャ ,  シミュレータ