文献

J-GLOBAL ID：201402211090020741   整理番号：14A0551840

不正侵入検知システムにおけるマルチコア上でのシグネチャ割当によるレイテンシ削減手法

A Latency Reduction Technique for IDS by Allocating Decomposed Signature on Multi-core

著者 (4件)： 山田正平 (早稲田大) ,  見神広紀 (早稲田大) ,  木村啓二 (早稲田大) ,  笠原博徳 (早稲田大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 474(ICD2013 138)  ページ： 7-14  発行年： 2014年02月27日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 企業や政府機関を標的としたサイバー攻撃が年々高度で大規模なものになっている。これらサイバー攻撃の有効策のひとつとして不正侵入検知システムが挙げられる。不正侵入検知システムはネットワークを監視し,IPパケットをフィルタリングすることで不審なアクセスをリアルタイムで検知する。一方で,膨大なパケットを処理するための処理性能が求められる。そこで本研究では,シグネチャ型の不正侵入検知システムにおいてシグネチャを分割し,マルチコアへの割当によるレイテンシ削減手法を提案する。本手法は,並列処理によってパケットあたりの検知処理時間の短縮が可能である。レイテンシ削減手法をオープンソースの不正侵入検知システムであるSuricataにおいて適用し,DARPA Intrusion Detection Evaluation Data Setなどのデータセットを入力とした際の検知処理性能を評価した。その結果,2コア上でシグネチャを分割しない場合と比較してDARPA Intrusion Detection Evaluation Data Setにおいて4コア上で最大3.22倍の検知処理時間の短縮を得ることができた。(著者抄録)

シソーラス用語： *システム ,  *マイクロプロセッサ ,  行為 ,  *分配 ,  *待ち時間 ,  犯罪 ,  監視 ,  パケット ,  フィルタリング ,  実時間処理 ,  サイバー攻撃 ,  *マルチコアプロセッサ
準シソーラス用語： IPパケット ,  *シグネチャ ,  ネットワーク監視 ,  *マルチコア ,  *不正侵入検知防御システム

分類 (1件)： データ保護  (JD01020V)

引用文献 (12件)：

• 大山昇吾,藤野毅:組み込みマイコンを用いた分散型侵入検知システム,電子情報通信学会 第11回システムLSIワークショップポスターセッション,(2007).
• Suricata Home Page, http://www.openinfosecfoundation.org/index.php/download-suricata.
• Open Information Security Foundaiton, http://www.openinfosecfoundation.org/.
• Emerging Threats, http://www.emergingthreats.net/.
• Suricata PacketPipeline, https://redmine.openinfosecfoundation.org/projects/suricata/wiki/Packet _Pipeline.

タイトルに関連する用語 (6件)： 侵入検知システム ,  マルチコア ,  シグネチャ ,  割当 ,  レイテンシ ,  手法