特許
J-GLOBAL ID：201503015494791048
プロセッサシステム及びアクセラレータ
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人藤央特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2012078043
公開番号（公開出願番号）：WO2013-065687
出願日： 2012年10月30日
公開日（公表日）： 2013年05月10日
要約：
プロセッサシステムであって、アクセラレータは、命令領域に記憶されたタスクに従って動作し、プロセッサによる処理の完了を示すフラグが同期フラグ領域に書き込まれたことを確認すると、プロセッサが他の処理を実行中であっても、フラグに対応するアクセラレーション処理を開始し、アクセラレーション処理の完了後に、アクセラレーション処理の完了を示すフラグを同期フラグ領域に書き込み、プロセッサは、アクセラレーション処理の完了を示すフラグが同期フラグ領域に書き込まれたことを確認すると、アクセラレータが他の処理を実行中であっても、フラグに対応する処理を開始する。
請求項（抜粋）：
演算処理を行うプロセッサと、メモリと、前記プロセッサ及び前記メモリに結合網を介して接続されたアクセラレータとを有するプロセッサコアを半導体チップ上に備えたプロセッサシステムであって、
前記メモリは、前記プロセッサ及び前記アクセラレータが実行するタスクを予め記憶する命令領域と、前記プロセッサと前記アクセラレータとの間で各々の動作を同期させるためのフラグを記憶する同期フラグ領域と、前記プロセッサ及び前記アクセラレータが処理に用いるデータ及び処理後のデータが格納されるデータ領域とを有し、
前記アクセラレータは、
前記命令領域に記憶されたタスクに従って動作し、
前記プロセッサによる所定の処理の完了を示すフラグが前記同期フラグ領域に書き込まれたことを確認すると、前記プロセッサが他の処理を実行中であっても、前記データ領域に書き込まれたデータを読み込んで当該フラグに対応するタスクを実行することによってアクセラレーション処理を開始し、
前記アクセラレーション処理の完了後に、前記アクセラレーション処理後のデータを前記データ領域に格納し、さらに当該アクセラレーション処理の完了を示すフラグを前記同期フラグ領域に書き込み、
前記プロセッサは、
前記アクセラレーション処理の完了を示すフラグが前記同期フラグ領域に書き込まれたことを確認すると、前記アクセラレータが他の処理を実行中であっても、当該フラグに対応するタスクを開始することを特徴とするプロセッサシステム。
IPC (3件)：
G06F 15/17
, G06F 9/38
, G06F 9/54
G06F15/17 630B
, G06F9/38 370C
, G06F9/46 480A
