文献

J-GLOBAL ID：201902275180217914   整理番号：19A0350963

DMAのカスケード接続による間接ロードの高速化

著者 (4件)： 柏俣智哉 (早稲田大 大学院基幹理工学研究科) ,  北村俊明 (早稲田大 アドバンスドマルチコアプロセッサ研) ,  木村啓二 (早稲田大 大学院基幹理工学研究科) ,  笠原博徳 (早稲田大 大学院基幹理工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 118  号： 430(VLD2018 72-92)  ページ： 89-94  発行年： 2019年01月23日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： アクセラレータで計算を高速に行うためには高いデータ供給能力が重要となる。しかしながら,流体計算や構造計算などでよく利用される疎行列計算では,配列間接参照によるメモリのランダムアクセスが発生し,データ供給能力が低下してしまう。さらに,アクセラレータに対して配列間接参照を行うための非効率的なプログラム処理,あるいは複雑なメモリアクセス機構が要求される。本稿では,ローカルメモリからアクセラレータへデータを供給する構成を前提とし,主記憶から配列間接参照によりローカルメモリ上の連続領域にデータを転送する,カスケード接続されたDMA構成を提案する。本DMA構成により,アクセラレータのメモリアクセス機構をシンプルに保ったまま効率の良い配列間接参照が可能となる。本DMA構成をFPGAにより実装し,疎行列-密ベクトル積を用いて評価を行った。評価の結果,同じくFPGA上に実装されたスカラプロセッサと比較し,提案手法とベクトルプロセッサを組み合わせたシステムで最大12.1倍の性能を得られた。(著者抄録)

シソーラス用語： *データ処理システム ,  *高速計算 ,  スパース行列 ,  *データ転送 ,  縦続接続 ,  *アクセラレータ
準シソーラス用語： *DMA ,  カスケード接続 ,  疎行列

分類 (1件)： 計算機システム開発  (JD02010R)

引用文献 (7件)：

• 佐藤駿一,高橋大輔: GPUにおけるSELL形式疎行列ベクトル積の実装と性能評価, 情報処理学会研究報告, Vol.2018-HPC-164, No.3, pp.1-6 (2018)
• Intel Corporation: Nios II Processor Reference Guide, available from <https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/nios2/n2cpu-nii5v1gen2.pdf> (参照2018-12-20)
• Intel Corporation: Nios II Custom Instruction User Guide, available from <https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug\_nios2\_custom\_instruction.pdf> (参照2018-12-20)
• Davis, A.T. and Yifan HU: The University of Florida Sparse Matrix Collection, ACM Transactions on Mathematical Software. Vol38, No.1, pp.1: 1-1: 25 (2011)
• 宮本一輝,牧田哲也,高橋 健ほか: OSCARベクトルマルチコアプロセッサのための自動並列ベクトル化コンパイラフレームワーク, 情報処理学会研究報告, Vol.2018-ARC-230, No.13, pp.1-6 (2018)

タイトルに関連する用語 (5件)： DMA ,  カスケード接続 ,  間接 ,  ロード ,  高速化