文献

J-GLOBAL ID：200902137382906028   整理番号：01A0977162

埋込みRF/アナログ応用のための高抵抗基板のハイブリッド・トレンチアイソレーションを用いた0.18μm SOI CMOSの実現可能性

Feasibility of 0.18μm SOI CMOS Technology Using Hybrid Trench Isolation With High Resistivity Substrate for Embedded RF/Analog Applications.

著者 (9件)： MAEDA S (Mitsubishi Electric Corp., Itami, JPN) ,  WADA Y (Mitsubishi Electric Corp., Itami, JPN) ,  YAMAMOTO K (Mitsubishi Electric Corp., Itami, JPN) ,  KOMURASAKI H (Mitsubishi Electric Corp., Itami, JPN) ,  MATSUMOTO T (Mitsubishi Electric Corp., Itami, JPN) ,  HIRANO Y (Mitsubishi Electric Corp., Itami, JPN) ,  IWAMATSU T (Mitsubishi Electric Corp., Itami, JPN) ,  YAMAGUCHI Y (Mitsubishi Electric Corp., Itami, JPN) ,  INUISHI M (Mitsubishi Electric Corp., Itami, JPN)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 48  号： 9  ページ： 2065-2073  発行年： 2001年09月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高抵抗基板でハイブリッド・トレンチアイソレーションを用いた,...

シソーラス用語： *SOI構造 ,...
準シソーラス用語： RF/アナログ応用 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0977162&from=J-GLOBAL&jstjournalNo=C0222A") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (7件)： 埋込み ,  RF ,  アナログ ,  応用 ,  SOI ,  CMOS ,  実現可能性