文献

J-GLOBAL ID：200902182336436721   整理番号：96A0604492

ディープサブミクロンMOSトランジスタ技術 ベリッドチャネル形nMOSFETによるソース/ドレーン対称構造のフラッシュメモリセル

New Buried Channel FLASH Memory Cell with Symmetrical Source/Drain Structure.

著者 (5件)： 尾田秀一 (三菱電機 ULSI開研) ,  上野修一 (三菱電機 ULSI開研) ,  味香夏夫 (三菱電機 ULSI開研) ,  犬石昌秀 (三菱電機 ULSI開研) ,  三好寛和 (三菱電機 ULSI開研)
資料名： 電子情報通信学会論文誌 C-2  (Transactions of the Institute of Electronics, Information and Communication Engineers. C-2)
巻： 79  号： 6  ページ： 282-289  発行年： 1996年06月 
JST資料番号： L0196A  ISSN： 0915-1907  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： フラッシュメモリでは,メモリセルへの書き込みはチャネルホット...

シソーラス用語： MOSFET ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0604492&from=J-GLOBAL&jstjournalNo=L0196A") }}

分類 (2件)： トランジスタ  (NC03070N) ,  半導体集積回路  (NC03162T)

引用文献 (11件)：

• MASUOKA, F. A new flash EEPROM cell using triple polysilicon technology. IEDM Tech. Dig., San Francisco, U.S.A. 1984, no.17.3, 464-467
• MUKHERJEE, S. A single transistor EEPROM cell and its implementation in a 512K CMOS EEPROM. IEDM Tech. Dig., Washington, D.C., U.S.A. 1985, no.26.1, 616-619
• KYNETT, N. V. An insystem reprogrammable 32K×8 CMOS flash memory. IEEE J. Solid-State Circuits. 1988, 23, 5, 1157-1162
• KUME, H. A FLASH-erase EEPROM cell with an asymmetric source and drain structure. IEDM Tech. Dig., Washington, D.C., U.S.A. 1987, no.25.8, 560-563
• ODA, H. New buried channel flash memory cell with symmetrical source/drain structure for 64Mbit or beyond. Symposium on VLSI Technology, HONOLULU, U.S.A. 1994, no.6A.3, 69-70

タイトルに関連する用語 (8件)： ディープサブミクロン ,  MOSトランジスタ ,  nMOSFET ,  ソース ,  ドレーン ,  対称 ,  フラッシュ ,  メモリセル