文献

J-GLOBAL ID：200902189817797536   整理番号：01A0091531

内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制

Suppression of Inverse Narrow Channel Effects by Novel Shallow Trench Isolation Fabrication Process with Rapid Thermal Oxidation for Liner and Gate Oxide Formation.

著者 (9件)： 塩沢勝臣 (三菱電機 先端技総研) ,  堀田勝之 (三菱電機 ULSI技開セ) ,  伊藤康悦 (三菱電機 ULSI技開セ) ,  梅田浩司 (三菱電機 ULSI技開セ) ,  内田哲也 (三菱電機 ULSI技開セ) ,  徳田安紀 (三菱電機 先端技総研) ,  井上靖朗 (三菱電機 ULSI技開セ) ,  佐藤真一 (三菱電機 先端技総研) ,  犬石昌秀 (三菱電機 ULSI技開セ)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 100  号： 374(SDM2000 148-157)  ページ： 53-59  発行年： 2000年10月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： シャロートレンチ分離は0.2μm以降のデバイスにおいて欠くこ...

シソーラス用語： MOSFET ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0091531&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (6件)：

• FAZAN, P. C. IEDM Tech. Dig., 1993. 1993, 57
• CHANG, C. P. IEDM Tech. Dig., 1997. 1997, 661
• MATSUDA, S. IEDM Tech. Dig., 1998. 1998, 137
• CHANG, C. P. VLSI Tech. Dig., 1999. 1999, 16
• HORITA, K. VLSI Tech. Dig., 2000. 2000, 178

タイトルに関連する用語 (4件)： 内壁 ,  酸化 ,  ゲート ,  ランプ