文献

J-GLOBAL ID：200902266230148912   整理番号：07A0267200

遷移遅延故障に対する高品質テスト生成手法について

On generation of high-quality test patterns for transition faults

著者 (7件)： 森島翔平 (九州工大) ,  山本真裕 (九州工大) ,  梶原誠司 (九州工大) ,  WEN Xiaoqing (九州工大) ,  福永昌勉 (半導体理工学センター) ,  畠山一実 (半導体理工学センター) ,  相京隆 (半導体理工学センター)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 106  号： 528(DC2006 80-90)  ページ： 25-30  発行年： 2007年02月02日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 遅延テスト品質の評価手法としてSDQMが提案されている。遷移...

シソーラス用語： 遅れ ,...
準シソーラス用語： *テスト生成 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0267200&from=J-GLOBAL&jstjournalNo=S0532B") }}

分類 (2件)： 信頼性  (KB04040H) ,  CAD,CAM  (JE10000A)

引用文献 (21件)：

• CHENG, K.-T. Test Challenges for Deep Sub-Micron Technologies. Proc. Design Automation Conf., June 2000. 2000, 142-149
• CHEN, L.-C. High Quality Robust Tests for Path Delay Faults. Proc. VLSI Test Symp., April 1997. 1997, 88-93
• KRUSEMAN, B. On hazard-free patterns for fine-delay fault testing. Proc. International Test Conference, 2004. 2004, 213-222
• MITRA, S. Delay defect screening using process monitor structures. Proc. VLSI Test Symposium, 2004. 2004, 43-52
• BUSHNELL, M. L. Essentials of Electronic Testing for Digital, Memory & Mixed-Signal VLSI Circuits. 2000

タイトルに関連する用語 (5件)： 遷移 ,  遅延故障 ,  高品質 ,  テスト生成 ,  手法