特許

J-GLOBAL ID：200903002898234221

半導体装置の製造方法

発明者： 最上 徹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-155239
公開番号（公開出願番号）：特開平11-003872
出願日： 1997年06月12日
公開日（公表日）： 1999年01月06日
要約：

【要約】 (修正有)【課題】 MOS型電界トランジスタにおいて、ゲート電極とソース/ドレイン領域に低抵抗のシリサイド膜を自己整合的に形成できる半導体装置の製造方法を提供すること。【解決手段】 半導体基板上にゲート絶縁膜3となる絶縁膜を有し、該絶縁膜上にゲート電極4が形成が形成され、該ゲート電極4とソース/ドレイン領域5に不純物を導入された不純物含有基板を基板温度が高温である基板上に金属膜を堆積し、該金属膜を堆積した基板の絶縁膜上の未反応金属膜を選択的に除去し、次いで基板上のシリサイド膜81を高温で熱処理して半導体を製造する方法において、該不純物含有基板を、水素ガスあるいは水素プラズマ中で基板を熱処理する表面処理工程を含ませる。

請求項（抜粋）：

半導体基板上にゲート絶縁膜となる絶縁膜を有し、該絶縁膜上にゲート電極が形成が形成され、該ゲート電極とソース/ドレイン領域に不純物を導入された不純物含有基板を基板温度が高温である基板上に金属膜を堆積し、該金属膜を堆積した基板の絶縁膜上の未反応金属膜を選択的に除去し、次いで基板上のシリサイド膜を高温で熱処理して半導体を製造する方法において、該不純物含有基板を、水素ガスあるいは水素プラズマ中で基板を熱処理する表面処理工程を含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/28 301 ,  H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 21/28 301 S ,  H01L 29/78 301 P

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-327889   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-317007   出願人：日本電気株式会社
• 特開昭58-121674
  
• 特開昭59-031065