特許

J-GLOBAL ID：200903012660499141

半導体装置

発明者： 丹沢 徹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-378283
公開番号（公開出願番号）：特開2003-272396
出願日： 2002年12月26日
公開日（公表日）： 2003年09月26日
要約：

【要約】【課題】外部から高電圧を供給しても安定して動作し、またメモリセルへの書き込み時間を短縮することができる半導体装置を提供する。【解決手段】フローティングゲートとコントロールゲートを有し、電気的にデータが書き換えられるメモリセルが複数個行列状に配列されたメモリセルアレイ11と、メモリセルアレイ11内の同一行に配置された複数のメモリセルのコントロールゲートに共通に接続された複数のワード線と、メモリセルアレイ11内の同一列に配置された複数のメモリセルのドレインに共通に接続された複数のビット線と、外部からVppパッド14に供給された外部電圧を降圧して、ワード線に供給するための電圧を生成するVddh生成回路13と、Vppパッド14に供給された外部電圧を降圧して、ビット線に供給するための電圧を生成するVddp生成回路15とを有する。

請求項（抜粋）：

フローティングゲートとコントロールゲートを有し、電気的にデータが書き換えられるメモリセルが複数個行列状に配列されたメモリセルアレイと、前記メモリセルアレイ内の同一行に配置された前記複数のメモリセルのコントロールゲートに共通に接続された複数のワード線と、前記メモリセルアレイ内の同一列に配置された前記複数のメモリセルのドレインに共通に接続された複数のビット線と、外部から外部電圧が供給される外部電圧入力端子と、前記外部電圧入力端子に供給された前記外部電圧を降圧して、前記メモリセルのコントロールゲートに接続された前記ワード線に供給するための電圧を生成する第1の電圧生成回路と、前記外部電圧入力端子に供給された前記外部電圧を降圧して、前記メモリセルのドレインに接続された前記ビット線に供給するための電圧を生成する第2の電圧生成回路と、を具備することを特徴とする半導体装置。

IPC (9件)：

G11C 16/06 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 27/10 481 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H02M 3/07

FI (10件)：

H01L 27/10 481 ,  H02M 3/07 ,  G11C 17/00 632 Z ,  H01L 27/10 434 ,  G11C 17/00 622 A ,  G11C 17/00 632 A ,  G11C 17/00 632 C ,  G11C 17/00 631 ,  G11C 17/00 612 Z ,  H01L 29/78 371

Fターム (19件)：

5B025AA01 ,  5B025AC01 ,  5B025AD04 ,  5B025AD08 ,  5B025AD09 ,  5B025AD10 ,  5B025AE05 ,  5F083EP02 ,  5F083EP23 ,  5F083EP77 ,  5F083EP78 ,  5F083ER22 ,  5F083GA01 ,  5F083GA11 ,  5F101BD33 ,  5F101BE07 ,  5H730AS04 ,  5H730BB02 ,  5H730DD04

引用特許：

出願人引用 (1件)

• 特開昭62-197997
  

審査官引用 (2件)

• 特開昭62-197997
  
• 特開昭62-197997