特許
J-GLOBAL ID:200903013965012222
半導体装置の製造方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-301947
公開番号(公開出願番号):特開平8-162453
出願日: 1994年12月06日
公開日(公表日): 1996年06月21日
要約:
【要約】【目的】0.2μm以下の微細パターン上にチタンシリサイド膜を形成する事を可能とするサリサイドプロセスを提供する。【構成】MOS型電界効果トランジスタの製造工程において、ゲートポリシリコン4と拡散層6の表面をシリコンイオン注入7によって非晶質化する。続いてチタ膜9スパッタし、これを800°C以上の温度で窒素雰囲気で熱処理して、C54チタンシリサイド膜10を形成する。従来法のC49チタンシリサイドの中間生成物を形成しないので微細パターンでも均質なチタンシリサイド膜が得られる。チタンシリサイドの酸化膜像へのはみ出し減少は、チタン膜9を30nm以下に薄くして、非晶質化されたシリコンのみがシリサイド反応に寄与できる条件を選ぶことによって防止できる。
請求項(抜粋):
幅が300nm以下のシリコン上に損傷層を設ける工程と、前記損傷層の厚さの4/10以上1以下の厚さの高融点金属からなる金属膜を堆積させる工程と、窒素雰囲気中で熱処理を行う工程とを有する半導体装置の製造方法。
IPC (6件):
H01L 21/3205
, H01L 21/265
, H01L 21/28
, H01L 21/28 301
, H01L 21/31
, H01L 21/324
FI (2件):
H01L 21/88 Q
, H01L 21/265 W
引用特許:
審査官引用 (3件)
-
特開平2-211622
-
特開昭63-227018
-
特開平1-179415
前のページに戻る