特許

J-GLOBAL ID：200903017559776365

論理回路およびそれを用いた半導体集積回路装置

発明者： 大塚 文雄 ,  浅野 勇 ,  佐藤 久子 ,  小笠原 誠
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-021635
公開番号（公開出願番号）：特開平7-231251
出願日： 1994年02月18日
公開日（公表日）： 1995年08月29日
要約：

【要約】【目的】 所定の論理回路の動作速度を使用頻度に応じて向上させる。【構成】 NOT回路2の出力線2Sと、電源線2Vとの間に、NOT回路2の動作によって電源線2Vの電位を上昇させる電位上昇回路部3を電気的に接続することにより、そのNOT回路2を次に動作させる際にその動作速度が速くなるようにし、所定のNOT回路2の動作速度を使用頻度に応じて向上させることを可能とした。

請求項（抜粋）：

基本論理回路部の出力線と電源線との間に、前記基本論理回路部の動作によって前記電源線の電位を上昇させる電位上昇回路部を電気的に接続したことを特徴とする論理回路。

IPC (5件)：

H03K 19/01 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092

FI (4件)：

H01L 27/04 G ,  H01L 27/08 321 L ,  H01L 27/08 321 D ,  H01L 27/08 321 K