特許
J-GLOBAL ID：200903021949763687
半導体集積回路装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-049100
公開番号（公開出願番号）：特開平11-251548
出願日： 1998年03月02日
公開日（公表日）： 1999年09月17日
要約：
【要約】【課題】 ワード線駆動雑音を大幅に低減し、微小なセル信号を安定して読み出す。【解決手段】 メモリマット2には、ダミーワード線WD1,WD2と、MOSトランジスタからなるダミートランジスタTD1、ダミートランジスタTD2が設けられ、ダミートランジスタTD1はデータ線DのメモリセルSに共通に、ダミートランジスタTD2はデータ線/DのメモリセルSに共通にそれぞれ配置されている。データ線/D側のワード線Wが駆動された場合、同時に、データ線D側のダミーワード線DW1を駆動し、データ線/Dに付加されるメモリセルSのトランジスタTにおけるオーバラップ容量Cvと同じ静電容量をダミートランジスタTD1を駆動させてデータ線Dに付加し、データ線/Dと同じ大きさの雑音を対線であるデータ線Dに結合させて雑音を相殺する。
請求項（抜粋）：
データ線を対線構造にし、センスアンプに対するデータ線を折り返し形の配置とした2交点ビット方式の半導体集積回路装置であって、前記対線構造のデータ線における一方のデータ線側のメモリセルに共通に設けられ、メモリセルのスイッチとして用いられるトランジスタに寄生するオーバラップ容量と同等の静電容量を有し、駆動制御部に入力される駆動信号に基づいて前記一方のデータ線に静電容量を付加する第1の静電容量手段と、前記対線構造のデータ線における他方のデータ線側のメモリセルに共通に設けられ、メモリセルのスイッチとして用いられるトランジスタに寄生するオーバラップ容量と同等の静電容量を有し、駆動制御部に入力される駆動信号に基づいて前記一方のデータ線に静電容量を付加する第2の静電容量手段と、前記第1の静電容量手段に対応した第1のダミーワード線と、前記第2の静電容量手段に対応した第2のダミーワード線と、前記第1のダミーワード線を選択して前記第1の静電容量手段を駆動する駆動信号を生成する第1の駆動手段と、前記第2のダミーワード線を選択して前記第2の静電容量手段を駆動する駆動信号を生成する第2の駆動手段とを設けたことを特徴とする半導体集積回路装置。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, G11C 11/401
H01L 27/10 681 G
, G11C 11/34 352 E
