特許
J-GLOBAL ID：200903033211422751
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-050839
公開番号（公開出願番号）：特開平7-263567
出願日： 1994年03月22日
公開日（公表日）： 1995年10月13日
要約：
【要約】【目的】 CMOSの製造方法において、ソース・ドレイン領域の深さを浅くし、短チャネル効果を抑制する。【構成】 PMOSのソース領域とドレイン領域を形成する工程として、二フッ化ボロンをドープしたポリシリコン膜61と酸化膜4の二層構造を不純物拡散源とした固相拡散法を用いる。しかもゲート電極21の側壁にチャネルへの不純物拡散を防止するシリコン窒化膜3(又はシリコン窒化酸化膜)を形成することにより、浅いソース・ドレイン23を形成し従来のCMOSの製造方法と互換性があり、かつ従来のイオン注入法よりも浅い接合を形成する。
請求項（抜粋）：
シリコン基板上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、該ゲート電極の側壁部にシリコン窒化膜あるいはシリコン窒化酸化膜を形成する工程と、前記ゲート電極およびシリコン基板のシリコン表面に絶縁膜を形成する工程と、前記工程で形成された基板全面にポリシリコン膜を形成する工程と、Nチャネル型電界効果トランジスタのソース領域とドレイン領域を形成する工程と、Pチャネル型電界効果トランジスタ上の前記ポリシリコン膜中にp型不純物をイオン注入した後、熱処理を行い前記ポリシリコン膜からp型不純物をシリコン基板に固相拡散させソース・ドレイン領域を形成する工程を備えたことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/8238
, H01L 27/092
