特許

J-GLOBAL ID：200903033271936231

半導体集積回路装置

発明者： 常野 克己 ,  青山 仁子 ,  中村 高秀 ,  佐藤 久子 ,  増田 弘生 ,  国友 久彰 ,  成井 誠司 ,  宇田川 哲
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-217951
公開番号（公開出願番号）：特開平9-064288
出願日： 1995年08月25日
公開日（公表日）： 1997年03月07日
要約：

【要約】【目的】 ラッチアップ耐性の大きい高信頼度の半導体集積回路装置を提供する。【構成】 入出力保護回路の周囲には、nウエル領域5によって構成されるガードリングが設けられており、さらに、入出力保護回路が形成されたpウエル領域3内には、給電用端子TP が接続されるp+ 半導体領域18が、ガードリングに隣接してガードリングと平行に設けられている。従って、入出力保護回路内で発生した正孔および電子が、p+ 半導体領域18およびガードリングでそれぞれ捕獲され、正孔および電子の内部回路内への拡散を防止することができるので、内部回路でのCMOSデバイスにおけるラッチアップ現象を起こりにくくすることができる。

請求項（抜粋）：

入出力保護回路の周囲にウエル領域によって構成されるガードリングが配置された半導体集積回路装置であって、前記ガードリングを構成する前記ウエル領域の導電型と反対の導電型の半導体領域が、前記ガードリングに隣接して、前記ガードリングの内側の半導体基板またはウエル領域に設けられていることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 27/08 331 ,  H01L 27/08 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 27/08 331 B ,  H01L 27/08 331 C ,  H01L 27/08 321 H