特許
J-GLOBAL ID:200903038568621967
半導体装置及びその製造方法
発明者:
,
,
,
,
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (3件):
金田 暢之
, 伊藤 克博
, 石橋 政幸
公報種別:公開公報
出願番号(国際出願番号):特願2002-355416
公開番号(公開出願番号):特開2004-193146
出願日: 2002年12月06日
公開日(公表日): 2004年07月08日
要約:
【課題】薄膜SOI-MOSFETにおいて基板浮遊を抑制するボディコンタクト領域を設ける。また、ボディコンタクト構造を設けることに伴い発生するソース/ドレイン領域側面からのリーク電流、及びソース/ドレイン領域の寄生容量を低減する。【解決手段】素子領域209とボディコンタクト領域212の間に、半導体層上にフィールド絶縁膜を設けた部分分離領域を設ける。ソース/ドレイン領域のうち、ゲート電極の延長方向と平行な側面の少なくとも一部に接して、半導体層をすべて除いた完全分離領域210を設ける。【選択図】 図8
請求項(抜粋):
絶縁体上に半導体層が設けられ、前記半導体層と、前記半導体層の上部に設けられたゲート絶縁膜と、前記ゲート絶縁膜上にパターニングされた導電性材料よりなるゲート電極と、前記ゲート電極の両側に前記半導体層に第1導電型不純物が高濃度に導入されたソース/ドレイン領域とからなる電界効果型トランジスタと、前記半導体層に第2導電型不純物が高濃度に導入されたボディコンタクト領域と、前記ゲート電極の延長部と前記半導体層の間にゲート絶縁膜よりも厚いフィールド絶縁膜が介在し、前記半導体層中に第2導電型の不純物が導入された部分分離領域と、前記絶縁体上に前記半導体層が存在しない完全分離領域からなり、前記完全分離領域は電界効果型トランジスタのソース/ドレイン領域のゲート電極方向に平行な側面の少なくとも一部の領域に接して設けられることを特徴とする半導体装置。
IPC (5件):
H01L29/786
, H01L21/76
, H01L21/8238
, H01L27/08
, H01L27/092
FI (6件):
H01L29/78 626B
, H01L27/08 331A
, H01L27/08 331E
, H01L29/78 621
, H01L21/76 L
, H01L27/08 321A
Fターム (64件):
5F032AA03
, 5F032AA12
, 5F032AA44
, 5F032AA63
, 5F032AA77
, 5F032CA17
, 5F032DA02
, 5F032DA33
, 5F032DA43
, 5F032DA45
, 5F032DA53
, 5F032DA78
, 5F048AA04
, 5F048AC03
, 5F048AC04
, 5F048BA16
, 5F048BB01
, 5F048BB04
, 5F048BB05
, 5F048BB08
, 5F048BB09
, 5F048BB13
, 5F048BC01
, 5F048BC11
, 5F048BC16
, 5F048BD01
, 5F048BF17
, 5F048BG05
, 5F048DA23
, 5F110AA02
, 5F110AA06
, 5F110AA15
, 5F110BB04
, 5F110CC02
, 5F110DD02
, 5F110DD04
, 5F110DD05
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD17
, 5F110EE01
, 5F110EE05
, 5F110EE08
, 5F110EE09
, 5F110EE14
, 5F110EE31
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF09
, 5F110FF23
, 5F110FF25
, 5F110GG02
, 5F110GG12
, 5F110GG25
, 5F110GG60
, 5F110HJ04
, 5F110HJ13
, 5F110HJ17
, 5F110HJ23
, 5F110NN62
, 5F110QQ11
, 5F110QQ19
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (3件)
前のページに戻る