高電圧切り換え回路

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-195823
公開番号（公開出願番号）：特開平8-065116
出願日： 1994年08月19日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】非選択時において、昇圧電圧からのリーク電流を低減し、昇圧電圧の低下を防ぐ高電圧切り換え回路を提供する。【構成】高電圧が印加されるドレインを有する第1NMOSトランジスタ(11)と、NMOSトランジスタ(11)のソースに接続されるドレインおよび出力端子に接続されるソースを有する第2NMOSトランジスタ(12)と、電源電圧が印加されるドレイン、第1NMOSトランジスタのソースに接続されるソースおよび選択時に接地され、非選択時に前記電源電圧に相当するレベルの信号に接続されるゲートを有する第3NMOSトランジスタ(13)とにより構成され、第1および第2トランジスタのゲートは、選択時に、入力端子を介して第1のNMOSトランジスタのドレインに印加された高電圧を第2のNMOSトランジスタのソースに転送するためオン電圧に接続され、非選択時には、接地される.

請求項（抜粋）：

選択時に、入力端子に印加された高電圧を出力端子に出力し、非選択時に、前記入力端子と前記出力端子とを電気的に切り離す高電圧切り換え回路において、高電圧が印加される前記入力端子に接続されるドレインを有する第1のNMOSトランジスタと、前記第1のNMOSトランジスタのソースに接続されるドレインおよび前記出力端子に接続されるソースを有する第2のNMOSトランジスタと、電源電圧が印加されるドレイン、前記第1のNMOSトランジスタのソースに接続されるソースおよび選択時に接地され、非選択時に前記電源電圧に相当するレベルの信号に接続されるゲートを有する第3のNMOSトランジスタとにより構成され、前記第1および第2のNMOSトランジスタのゲートは、選択時に、前記入力端子を介して前記第1のNMOSトランジスタの前記ドレインに印加された前記高電圧を前記第2のNMOSトランジスタの前記ソースに転送するためオン電圧に接続され、非選択時には、接地されることを特徴とする高電圧切り換え回路。

IPC (3件)：

H03K 17/16 , G11C 16/06 , H03K 17/687

FI (2件)：

G11C 17/00 309 D , H03K 17/687 F

前のページに戻る