特許

J-GLOBAL ID：200903065571493888

半導体集積回路装置およびその製造方法

発明者： 青山 仁子 ,  石井 正宏 ,  国友 久彰 ,  常野 克己 ,  中村 高秀 ,  佐藤 久子 ,  増田 弘生
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-338355
公開番号（公開出願番号）：特開平9-181301
出願日： 1995年12月26日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】 高性能で、かつ、動作速度の速いMISトランジスタを有する半導体集積回路装置を実現する。【解決手段】 nチャネル形のMOS・FET4のチャネル領域に、ソース領域4sとドレイン領域4dとは分離された状態で、n形の半導体領域5nを設け、容量の増大を招くことなく、実効チャネル長を短縮した。

請求項（抜粋）：

半導体基板上にMISトランジスタを有する半導体集積回路装置であって、前記MISトランジスタのソース領域とドレイン領域との間の半導体基板上部に、前記ソース領域およびドレイン領域から離間するように、前記ソース領域およびドレイン領域中の不純物と同一導電形の不純物が含有された第1の半導体領域を設けたことを特徴とする半導体集積回路装置。