特許
J-GLOBAL ID：200903082448233296
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 詔男 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-333292
公開番号（公開出願番号）：特開平11-168208
出願日： 1997年12月03日
公開日（公表日）： 1999年06月22日
要約：
【要約】【課題】 金属膜の抵抗率を十分低くすることができ、したがって、デバイスの高速化、低消費電力化に対応することのできる半導体装置及びその製造方法を提供する。【解決手段】 半導体基板1上に、ゲート絶縁膜4を介して形成されたゲート電極8と、半導体基板1上にゲート電極8に整合して形成されたソース・ドレイン領域12、12を備えたもので、ゲート電極8を、多結晶シリコン膜5を下層、アモルファス膜6を中間層、金属膜7を上層とする多層膜により構成したことを特徴とする。
請求項（抜粋）：
半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板上に該ゲート電極に整合して形成されたソース・ドレイン領域を備えた半導体装置において、前記ゲート電極は、多結晶シリコン膜を下層、アモルファス膜を中間層、金属膜を上層とする多層膜からなることを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/28 301
, H01L 29/43
H01L 29/78 301 G
, H01L 21/28 301 A
, H01L 29/62 G
