特許

J-GLOBAL ID：201103040116889078

遅延回路

発明者： 丹沢 徹 ,  作井 康司 ,  田中 智晴 ,  山村 俊雄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：特許公報
出願番号（国際出願番号）：特願平6-219496
公開番号（公開出願番号）：特開平8-070242
特許番号：特許第3321306号
出願日： 1994年08月22日
公開日（公表日）： 1996年03月12日
請求項（抜粋）：

【請求項1】 スタンドバイ状態とアクティブ状態を有し、入力信号を遅延した信号を出力する遅延回路において、前記入力信号が第1のレベルから第2のレベルに変わるときに生じるアクティブ状態になるときに第1の電圧を発生する定電圧発生部と、前記第1電圧と第1の電源電圧との差に比例する電流を発生する定電流発生部と、前記第1電源電圧及び第2電源電圧のいずれかに固定された第1端子と、スタンドバイ時に前記第2電源電圧又は前記第1電源電圧に固定され、アクティブ時に前記定電流発生部からの電流によって第2電圧に蓄電又は放電される第2端子とを有するキャパシタとを備えた蓄電回路と、2つの入力端を有する差動増幅器で構成され、一方の入力端に前記第1電圧が入力され、他方の入力端に第2電圧が入力され、前記第1電圧と前記第2電圧との差を増幅する増幅回路と、を備えたことを特徴とする遅延回路。

IPC (1件)：

H03K 5/13

FI (1件)：

H03K 5/13

引用特許：

出願人引用 (4件)

• 特開昭60-194613
  
• 特開平1-106622
  
• 特開平3-023709
  
• 特開平4-215314