特許
J-GLOBAL ID：201103045986374709

半導体装置の製造方法

発明者：
最上 徹

最上 徹 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 松本 正夫
公報種別：特許公報
出願番号（国際出願番号）：特願平11-037200
公開番号（公開出願番号）：特開2000-236028
特許番号：特許第3261697号
出願日： 1999年02月16日
公開日（公表日）： 2000年08月29日
請求項（抜粋）：
【請求項1】 素子分離領域を形成した半導体基板上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に、ゲート電極を形成する第1の電極形成膜として、前記半導体装置における一方の電気極性に応じた不純物をドープしながら半導体膜を堆積する工程と、前記第1の電極形成膜の上に、ゲート電極を形成する第2の電極形成膜として、不純物をドープせずに導体膜を堆積する工程と、前記第1、第2の電極形成膜のうち、前記半導体装置における一方の電気極性のゲート電極を形成する領域に、該電気極性に応じた不純物をドープする工程と、前記第1、第2の電極形成膜のうち、前記半導体装置における他方の電気極性のゲート電極を形成する領域に、該電気極性に応じた不純物をドープする工程と、前記第1、第2の電極形成膜に対して、エッチングによりゲート電極パターンを形成する工程と、前記半導体における各電気極性のソース/ドレイン領域に各々所定の不純物をドープする工程とを含み、前記第2の電極形成膜を、金属窒化膜又は金属酸化膜にて形成することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 29/43 ,  H01L 29/78
FI (3件)：
H01L 27/08 321 D ,  H01L 29/46 A ,  H01L 29/78 301 G
引用特許：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM