特許

J-GLOBAL ID：201103046523499061

半導体装置及びその製造方法

発明者： 最上 徹
出願人/特許権者： 日本電気株式会社
公報種別：特許公報
出願番号（国際出願番号）：特願平9-133635
公開番号（公開出願番号）：特開平10-326893
特許番号：特許第3033521号
出願日： 1997年05月23日
公開日（公表日）： 1998年12月08日
請求項（抜粋）：

【請求項1】 一導電型半導体基板上に、素子形成領域を区画する素子分離領域と、該素子形成領域の表面に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられ結晶粒界にガス元素が充填され且つ結晶粒径が層厚方向に異なる領域を有する多結晶シリコン及び金属シリサイド膜を有するゲート電極と、該ゲート電極に整合して前記素子形成領域に設けられた逆導電型のソース・ドレイン領域を有することを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/336

FI (3件)：

H01L 29/78 301 G ,  H01L 21/28 301 T ,  H01L 29/78 301 P

引用特許：

審査官引用 (1件)

• 特開昭61-097975