特許

J-GLOBAL ID：201103052027772505

半導体装置の製造方法

発明者： 最上 徹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願平9-358275
公開番号（公開出願番号）：特開平11-186548
特許番号：特許第3061027号
出願日： 1997年12月25日
公開日（公表日）： 1999年07月09日
請求項（抜粋）：

【請求項1】 半導体基板上に素子を形成するための素子形成領域を面方向に区画する素子分離領域を形成する素子分離領域形成工程と、前記素子形成領域の表面にゲート酸化膜を形成する酸化膜作成工程と、前記ゲート酸化膜表面に多結晶シリコン層を形成する多結晶シリコン形成工程と、前記多結晶シリコン層表面にバリヤ層を形成するバリヤ層形成工程と、前記バリヤ層上面に金属膜を形成する金属膜形成工程と、前記ゲート酸化膜、前記多結晶シリコン層、前記バリヤ層および前記金属膜からなる積層構造をエッチングし、ゲート電極を形成するゲート電極形成工程と、前記ゲート電極上面に対し所定の角度を有する方向からこのゲート電極へ窒素原子をイオン注入する注入工程と、前記ゲート電極に整合して前記素子形成領域にソース領域およびドレイン領域を形成するソース・ドレイン形成工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 29/43

FI (4件)：

H01L 29/78 301 G ,  H01L 21/28 301 T ,  H01L 21/88 Q ,  H01L 29/62 G

引用特許：

審査官引用 (4件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-238443   出願人：株式会社東芝
• 特開昭63-174371
  
• 特開平1-303759
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-349071   出願人：株式会社東芝