文献

J-GLOBAL ID：201202223705110464   整理番号：12A0672593

帯域保証型大容量バッファ制御

A Memory Controller with Guaranteed-bandwidth solution

著者 (7件)： 岩本久 (ルネサスエレクトロニクス) ,  黒田泰斗 (ルネサスエレクトロニクス) ,  矢野祐二 (ルネサスエレクトロニクス) ,  山本耕次 (ルネサスデザイン) ,  阿多信吾 (大阪市大 大学院工学研究科) ,  井上一成 (大阪大 大学院情報科学研究科) ,  井上一成 (奈良工高専)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 111  号： 468(NS2011 179-275)  ページ： 445-450  発行年： 2012年03月01日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ルータのトラフィック量の増加に伴い,パケットバッファとして大容量なメモリが求められている。本研究は汎用メモリを用いたメモリ制御で,多量キューをサポートするパケットロスのない帯域保証型大容量バッファを提案する。メモリ制御回路をFPGAに焼き付け,実システム上で本研究の有効性を実証した。評価では64Bから1.5kBまでのランダムなパケットデータの入力に対して,パケットロスのない良好な結果が得られた。今回提案する高機能メモリコントローラは特殊なメモリを必要としないため,低価格でシステム構築が可能である。(著者抄録)

シソーラス用語： 品質保証 ,  計算機リソース管理 ,  バッファ方式 ,  *記憶制御 ,  FPGA ,  パケット ,  パケット損失 ,  原価低減 ,  待ち行列 ,  *計算機網
準シソーラス用語： キュー ,  コストダウン ,  *バッファ管理 ,  *メモリ制御 ,  *帯域保証

分類 (2件)： 計算機網  (JC03000K) ,  制御方式  (JC02030K)

引用文献 (11件)：

• HU, C. Per-Flow Queueing by Dynamic Queue Sharing. INFOCOM 2007, May. 2007, 1613-1621
• APPENZELLER, G. Sizing router buffers. Proc. ACM SIGCOMM, Aug. 2004. 2005, 75-78
• VISHWANATH, A. Perspectives on Router Buffer Sizing : Recent Results and Open Problems. ACM SIGCOMM Computer Communication Review. 2009, 39, 34-39
• IYER, S. Designing buffers for router line cards. Networking, IEEE/ACM Transactions on. 2008, 16, 705-717
• LEE, H. Scalable QoS-Aware Memory Controller for High-Bandwidth Packet Memory. VLSI Systems, IEEE Transactions on. 2008, 16

タイトルに関連する用語 (3件)： 帯域保証 ,  大容量 ,  バッファ