文献

J-GLOBAL ID：201202266599891339   整理番号：12A0495342

内因性チャンネル3ゲートシリコンのナノワイヤ 金属-酸化物-半導体電界効果トランジスタ中のバラツキの抑制

Suppression of Within-Device Variability in Intrinsic Channel Tri-Gate Silicon Nanowire Metal-Oxide-Semiconductor Field-Effect Transistors

著者 (5件)： MAO Ke (Univ. Tokyo, Tokyo, JPN) ,  MIZUTANI Tomoko (Univ. Tokyo, Tokyo, JPN) ,  KUMAR Anil (Univ. Tokyo, Tokyo, JPN) ,  SARAYA Takuya (Univ. Tokyo, Tokyo, JPN) ,  HIRAMOTO Toshiro (Univ. Tokyo, Tokyo, JPN)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 51  号： 2,Issue 2  ページ： 02BC06.1-02BC06.5  発行年： 2012年02月25日 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本報告においては,真性チャネルシリコンのナノワイヤ 金属-酸化物-半導体電界効果トランジスタ(MOSFETs)のしきい値電圧(V_TH)のバラツキ,ドレイン誘発バリア低下(DIBL),および電流開始電圧(COV)を評価した。そして,従来のバルク,および,完全空乏型(FD)シリコンオンインシュレータ(SOI)MOSFETsと比較した。バラツキのランダム成分を’デバイス内バラツキ法’で抽出し,系統的な成分は除いた。意図的でなくドーピングされたチャンネルと小さいゲート仕事関数のバラツキのために,デバイス中のV_THのみならずDIBLとCOVのバラツキは,真性チャネルのナノワイヤMOSFETsにおいては非常に小さいことがわかった。真性チャネルのナノワイヤMOSFETは短チャンネル効果の抑制だけではなく,バラツキの抑制の面でも将来のスケーリングされた素子構造に対し有望である。(翻訳著者抄録)

シソーラス用語： *MOSFET ,  *閾値 ,  *ケイ素 ,  *ナノワイヤ ,  半導体 ,  分散【variance】 ,  SOI構造 ,  電圧 ,  減少 ,  障壁 ,  仕事関数 ,  特性 ,  チャネル
準シソーラス用語： *3ゲートMOSFET ,  Ids-Vgs特性 ,  ドレイン誘発バリア低下 ,  ばらつき ,  電流開始電圧

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (32件)：

• 1) M. J. M. Pelgrom, A. C. J. Duinmaijer, and A. P. G. Welbers: IEEE J. Solid-State Circuits 24 (1989) 1433.
• 2) K. J. Kuhn: IEDM Tech. Dig., 2007, p. 467.
• 3) T. Mizuno, J. Okamura, and A. Toriumi: IEEE Trans. Electron Devices 41 (1994) 2216.
• 4) A. Asenov, A. R. Brown, J. H. Davies, S. Kaya, and G. Stavcheva: IEEE Trans. Electron Devices 50 (2003) 1837.
• 5) A. Asenov: VLSI Tech. Dig., 2007, p. 86.

タイトルに関連する用語 (8件)： 内因性 ,  チャンネル ,  ゲート ,  シリコン ,  ナノワイヤ ,  酸化物 ,  電界効果トランジスタ ,  バラツキ