TDC回路

発明者： , , , , ,
出願人/特許権者：
代理人 (2件)：長谷川芳樹 , 柴田昌聰
公報種別：公開公報
出願番号（国際出願番号）：特願2010-200271
公開番号（公開出願番号）：特開2012-060328
出願日： 2010年09月07日
公開日（公表日）： 2012年03月22日
要約：

【課題】解像度が小さく測定精度が高い時間測定を行うことができるTDC回路を提供する。【解決手段】TDC回路1は、共通の構成を有する32個の単位セル110〜1131がリング状に接続されたリング部10等を備える。単位セル11は、第1インバータ回路111,第2インバータ回路112,スイッチSW0,スイッチSW1およびスイッチSW2を含む。第1インバータ回路111のPMOSトランジスタのゲート幅は、第2インバータ回路112のPMOSトランジスタのゲート幅のαp倍である。第2インバータ回路111のNMOSトランジスタのゲート幅は、第1インバータ回路112のNMOSトランジスタのゲート幅のαn倍である。αpおよびαnの双方が1より大きいか又は双方が1より小さい。【選択図】図2

請求項（抜粋）：

第1信号および第2信号それぞれが指示する時刻の間の時間をデジタル値として出力するTDC回路であって、共通の構成を有する複数個の単位セルがリング状に接続されてなるリング部と、前記複数個の単位セルのうちの何れかの単位セルから出力されるデータのレベル遷移事象を計数して当該計数結果に応じたデジタル値を出力する計数部と、前記リング部および前記計数部それぞれの動作を制御する制御部とを備え、前記複数個の単位セルそれぞれが、前段の単位セルから出力されるデータを入力する入力端と、後段の単位セルへデータを出力する出力端と、前記入力端から前記出力端へ向かって順に設けられた第1インバータ回路,第2インバータ回路およびスイッチSW0と、前記出力端と第1基準電位端との間に設けられたスイッチSW1と、前記出力端と第2基準電位端との間に設けられたスイッチSW2とを含み、自段の単位セルの前記入力端が前段の単位セルの前記出力端と接続され、自段の単位セルの前記出力端が後段の単位セルの前記入力端と接続されて、リング状に接続され、前記第1インバータ回路および前記第2インバータ回路それぞれがPMOSトランジスタおよびNMOSトランジスタにより構成されたCMOS回路であり、前記第1インバータ回路のPMOSトランジスタのゲート幅が前記第2インバータ回路のPMOSトランジスタのゲート幅のαp倍であり、前記第2インバータ回路のNMOSトランジスタのゲート幅が前記第1インバータ回路のNMOSトランジスタのゲート幅のαn倍であって、αpおよびαnの双方が1より大きいか又は双方が1より小さく、前記制御部が、第1段階において、前記複数個の単位セルそれぞれのスイッチSW0のうち何れか2つの第1単位セルおよび第2単位セルそれぞれのスイッチSW0を選択的にオフ状態とし、前記複数個の単位セルそれぞれのスイッチSW1のうち前記第1単位セルのスイッチSW1を選択的にオン状態とし、前記複数個の単位セルそれぞれのスイッチSW2のうち前記第2単位セルのスイッチSW2を選択的にオン状態とし、前記第1段階に続く第2段階において、前記計数部による計数動作を開始させ、前記第1信号が指示する第1時刻以前に前記第1単位セルのスイッチSW1をオフ状態に転じさせ、前記第1時刻に前記第1単位セルのスイッチSW0をオン状態に転じさせ、前記第2信号が指示する第2時刻以前に前記第2単位セルのスイッチSW2をオフ状態に転じさせ、前記第2時刻に前記第2単位セルのスイッチSW0をオン状態に転じさせる、ことを特徴とするTDC回路。

IPC (2件)：

H03K 5/26 , H03K 19/094

FI (3件)：

H03K5/26 G , H03K5/26 C , H03K19/094 B

Fターム (24件)：

5J039JJ01 , 5J039JJ13 , 5J039JJ14 , 5J039JJ20 , 5J039KK01 , 5J039KK09 , 5J039KK10 , 5J039KK15 , 5J039KK23 , 5J039KK29 , 5J039LL00 , 5J056AA03 , 5J056BB00 , 5J056CC00 , 5J056CC14 , 5J056CC16 , 5J056CC17 , 5J056DD13 , 5J056DD29 , 5J056EE06 , 5J056FF09 , 5J056GG07 , 5J056GG13 , 5J056KK01

前のページに戻る