文献

J-GLOBAL ID：201302273809668658   整理番号：13A0827919

室温で動作する相補型金属-酸化物-半導体1ビットアナログ選別器及び単一電子トランジスタの集積

Integration of Complementary Metal-Oxide-Semiconductor 1-Bit Analog Selectors and Single-Electron Transistors Operating at Room Temperature

著者 (4件)： SUZUKI Ryota (Univ. Tokyo, Tokyo, JPN) ,  NOZUE Motoki (Univ. Tokyo, Tokyo, JPN) ,  SARAYA Takuya (Univ. Tokyo, Tokyo, JPN) ,  HIRAMOTO Toshiro (Univ. Tokyo, Tokyo, JPN)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 52  号： 4,Issue 2  ページ： 04CJ05.1-04CJ05.6  発行年： 2013年04月25日 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： シリコンベース単一電子トランジスタ(SET)及び相補型金属-酸化物-半導体(CMOS)素子を,単一チップ上に集積し,SET/CMOS集積回路の動作を,室温において実証した。SETの作製プロセスを,寄生抵抗抑制,閾値電圧制御,及びCMOS素子との集積のための電子ビームリソグラフィーに必要な時間の短縮により改善した。室温で動作するSETの特別な作製プロセスによる,CMOS素子の特性における大きな劣化は存在しなかった。多重ビットアドレスデコーダの構成ブロックであるCMOS 1ビットアナログ選別器をSETと結合し,回路動作を,初めて,室温において実証した。これらの結果は,SET及びCMOSの利点を十分に活用した,SETの高密度アレイ及び高性能CMOS周辺回路からなるSET/CMOS集積回路の実現可能性を示した。(翻訳著者抄録)

シソーラス用語： *半導体集積回路 ,  *単一電子トランジスタ ,  *選別器 ,  *集積回路 ,  劣化 ,  復号器 ,  回路
準シソーラス用語： *CMOS回路 ,  作製プロセス ,  デコーダ ,  周辺回路

分類 (2件)： 半導体集積回路  (NC03162T) ,  トランジスタ  (NC03070N)

引用文献 (39件)：

• 1) K. K. Likharev: Proc. IEEE 87 (1999) 606.
• 2) H. Matsuoka, T. Ichiguchi, T. Yoshimura, and E. Takeda: Appl. Phys. Lett. 64 (1994) 586.
• 3) A. Ohata, H. Niiyama, T. Shibata, K. Nakajima, and A. Toriumi: Jpn. J. Appl. Phys. 34 (1995) 4485.
• 4) E. Leobandung, L. Guo, Y. Wang, and S. Y. Chou: Appl. Phys. Lett. 67 (1995) 938.
• 5) L. Zhuang, L. Guo, and S. Y. Chou: Appl. Phys. Lett. 72 (1998) 1205.

タイトルに関連する用語 (7件)： 室温 ,  酸化物 ,  ビット ,  アナログ ,  選別器 ,  単一電子トランジスタ ,  集積