特許
J-GLOBAL ID：201303035961319591
量子計算方法、量子計算装置及び回路
発明者：
,
出願人/特許権者：
代理人 (3件)：
中尾 直樹
, 中村 幸雄
, 義村 宗洋
公報種別：公開公報
出願番号（国際出願番号）：特願2011-225550
公開番号（公開出願番号）：特開2013-088839
出願日： 2011年10月13日
公開日（公表日）： 2013年05月13日
要約：
【課題】定数個の計算ステップとO(n log n)個の基本演算で論理和関数を計算する。【解決手段】R1k,...,Rmkに(m-1)-Fanout、Sj1にアダマールH、Sj1,...,Sjnに(n-1)-Fanout、Rjk, SjkにCPHASE(j-1)、Sj1,...,Sjnに(n-1)-Fanout、Sj1にアダマールH、Sj1,Tj1,...,Tjαに(α)-Fanout、TjpにアダマールH、UqにアダマールH、Tj1aj1(y1,...,ym),...,Tj|y|aj|y|(y1,...,ym)に(|y|)-Fanout、TjpにアダマールH、UqにアダマールH、V1にアダマールH、V1,...,Vγに(γ-1)-Fanout、Sj1, VjにCPHASE(m-1)、Uq, Vm+qにCPHASE(m-1)、V1,...,Vγに(γ-1)-Fanout、V1にアダマールHを実行する。【選択図】図1
請求項（抜粋）：
nが1以上の整数であり、mがlog(n+1)以上の最小の整数であり、gが2≦g≦mを満たす整数であり、jが1≦j≦mを満たす整数であり、kが1≦k≦nを満たす整数であり、xk(1≦k≦n)が0又は1であり、n個の量子ビットR11,...,R1nからなるレジスタR1の初期量子状態が|x1>...|xn>であり、n個の量子ビットRg1,...,RgnからなるレジスタRgの初期量子状態のそれぞれが|0>...|0>であり、n個の量子ビットSj1,...,SjnからなるレジスタSjの初期量子状態のそれぞれが|0>...|0>であり、α=(2m-1)-1個の量子ビットTj1,...,TjαからなるレジスタTjの初期量子状態のそれぞれが|0>...|0>であり、β=(2m)-m-1個の量子ビットU1,...,UβからなるレジスタUの初期量子状態が|0>...|0>であり、γ=(2m)-1個の量子ビットV1,...,VγからなるレジスタVの初期量子状態が|0>...|0>であり、
(a-1) 各k (1≦k≦n)について、前記量子ビットR1kを制御ビットとし、前記量子ビットR2k,...,Rmkを目標ビットとして、前記量子ビットR1k,...,Rmkに対する(m-1)-Fanout演算を実行するステップと、
(a-2) 各j (1≦j≦m)について、前記量子ビットSj1に対するアダマール演算Hを実行するステップと、
(a-3) 前記ステップ(a-2)の後、各j (1≦j≦m)について、前記量子ビットSj1を制御ビットとし、前記量子ビットSj2,...,Sjnを目標ビットとして、前記量子ビットSj1,...,Sjnに対する(n-1)-Fanout演算を実行するステップと、
(a-4) 前記ステップ(a-3)の後、各j, k (1≦j≦m, 1≦k≦n)について、前記量子ビットRjkを制御ビットとし、前記量子ビットSjkを目標ビットとして、前記量子ビットRjk, Sjkに対するCPHASE(j-1)演算を実行するステップと、
(a-5) 前記ステップ(a-4)の後、各j (1≦j≦m)について、前記量子ビットSj1を制御ビットとし、前記量子ビットSj2,...,Sjnを目標ビットとして、前記量子ビットSj1,...,Sjnに対する(n-1)-Fanout演算を実行するステップと、
(a-6) 前記ステップ(a-5)の後、各j (1≦j≦m)について、前記量子ビットSj1に対するアダマール演算Hを実行するステップと、
(b-1) 前記ステップ(a-6)の後、各j (1≦j≦m)について、前記量子ビットSj1を制御ビットとし、前記量子ビットTj1,...,Tjαを目標ビットとして、前記量子ビットSj1,Tj1,...,Tjαに対する(α)-Fanout演算を実行するステップと、
(b-2) 前記ステップ(b-1)の後、各j, p (1≦j≦m, 1≦p≦(2m-1)-1)について、前記量子ビットTjpに対するアダマール演算Hを実行し、各q (1≦q≦(2m)-m-1)について、前記量子ビットUqに対するアダマール演算Hを実行するステップと、
(b-3) yj(1≦j≦m)が0又は1であり、Yが|y|=y1+...+ym≧2を満たすm桁の任意のビット列y=y1...ymを要素とする集合であり、前記ビット列y=y1...ymを構成するビットy1,...,ymの中で値が1であるビットが
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
