文献

J-GLOBAL ID：201402203024306380   整理番号：14A0883446

アナログバウンダリスキャンによる三次元積層後のTSV抵抗精密計測法

著者 (5件)： 亀山修一 (愛媛大 大学院理工学研究科) ,  亀山修一 (富士通) ,  馬場雅之 (富士通) ,  樋上喜信 (愛媛大 大学院理工学研究科) ,  高橋寛 (愛媛大 大学院理工学研究科)
資料名： 電子情報通信学会論文誌 D(Web)
巻： J97-D  号： 4  ページ： 887-890 (WEB ONLY)  発行年： 2014年04月01日 
JST資料番号： U0473A  ISSN： 1881-0225  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文は,三次元積層状態でのTSVを含むICチップ間の相互接続抵抗を精密に計測するための,アナログバウンダリスキャンを拡張した計測法を述べる。更に本計測法による小規模回路での評価実験と大規模回路への適用シミュレーションの結果を報告する。(著者抄録)

シソーラス用語： *バウンダリスキャン ,  電子技術 ,  積層構造 ,  三次元 ,  バイアホール ,  半導体チップ ,  相互接続 ,  *精密測定 ,  *電気抵抗
準シソーラス用語： ICチップ ,  TSV【配線】 ,  三次元積層化技術 ,  精密計測

分類 (1件)： R,L,C,Q,インピーダンス,誘電率の計測法・機器  (AD07030N)

タイトルに関連する用語 (4件)： アナログ ,  バウンダリスキャン ,  TSV ,  精密計測